格式:pdf
大?。?span class="single-tag-height">828KB
頁數(shù): 5頁
CMOS差分放大器是現(xiàn)代集成電路設(shè)計中一個非常重要的電路結(jié)構(gòu).由于CMOS差分放大器對其版圖設(shè)計以及晶體管尺寸非常敏感,CMOS差分放大器設(shè)計是模擬電路設(shè)計的一個難題.本文利用Powerchip Semiconductor Corp的L110_N工藝實現(xiàn)了不同結(jié)構(gòu)以及不同尺寸的CMOS差分放大器的電路圖和版圖設(shè)計,并利用HSPICE對這些設(shè)計進行了后仿真,得到了不同尺寸和版圖結(jié)構(gòu)下性能對比結(jié)果,對相關(guān)領(lǐng)域集成電路設(shè)計有很好的指導意義.
格式:pdf
大?。?span class="single-tag-height">531KB
頁數(shù): 5頁
CMOS差分放大器是現(xiàn)代集成電路設(shè)計中一個非常重要的電路結(jié)構(gòu).由于CMOS差分放大器對其版圖設(shè)計以及晶體管尺寸非常敏感,CMOS差分放大器設(shè)計是模擬電路設(shè)計的一個難題.本文利用PowerchipSemiconductorCorp的L110-N工藝實現(xiàn)了不同結(jié)構(gòu)以及不同尺寸的CMOS差分放大器的電路圖和版圖設(shè)計,并利用HSPICE對這些設(shè)計進行了后仿真,得到了不同尺寸和版圖結(jié)構(gòu)下性能對比結(jié)果,對相關(guān)領(lǐng)域集成電路設(shè)計有很好的指導意義.