格式:pdf
大?。?span class="single-tag-height">445KB
頁(yè)數(shù): 3頁(yè)
全加器是算術(shù)運(yùn)算的基本單元,提高一位全加器的性能是提高運(yùn)算器性能的重要途徑之一。首先提出多數(shù)決定邏輯非門的概念和電路設(shè)計(jì),然后提出一種基于多數(shù)決定邏輯非門的全加器電路設(shè)計(jì)。該全加器僅由輸入電容和CMOS反向器組成,較少的管子、工作于極低電源電壓、短路電流的消除是該全加器的三個(gè)主要特征。對(duì)這種新的全加器,用PSpice進(jìn)行了晶體管級(jí)模擬。結(jié)果顯示,這種新的全加器能正確完成加法器的邏輯功能。