格式:pdf
大小:113KB
頁(yè)數(shù): 4頁(yè)
該文設(shè)計(jì)了一種低復(fù)雜度編碼器并對(duì)其進(jìn)行了硬件實(shí)現(xiàn)。該編碼器針對(duì)具有準(zhǔn)循環(huán)結(jié)構(gòu)的LDPC碼,利用快速迭代編碼算法,在設(shè)計(jì)中只需簡(jiǎn)單的循環(huán)移位以及異或操作就可實(shí)現(xiàn),因此具有較低的編碼復(fù)雜度。同時(shí)針對(duì)(528,264)的QC-LDPC碼,在Xilinx公司Virtex6系列的xc6vsx130t芯片上實(shí)現(xiàn)了該編碼器設(shè)計(jì),經(jīng)過(guò)ISE軟件布局布線后,結(jié)果顯示編碼器只消耗了280個(gè)slices資源,而編碼吞吐量達(dá)到了147.168Mbps。另外利用時(shí)序仿真軟件Isim進(jìn)行驗(yàn)證,結(jié)果顯示輸出比輸入只延遲了7個(gè)時(shí)鐘,可見(jiàn)該算法的編碼速度比較快。