格式:pdf
大?。?span class="single-tag-height">646KB
頁數(shù): 4頁
恒虛警處理技術(shù)可以使雷達在保持較高發(fā)現(xiàn)概率的同時,降低虛警概率。為了提高機載雷達在雜波與噪聲背景條件下發(fā)現(xiàn)目標(biāo)的能力,針對復(fù)雜統(tǒng)計模型應(yīng)用的局限性,提出了一種基于FPGA的恒虛警模塊的設(shè)計思想,并在軟件平臺環(huán)境下,對設(shè)計方法的可行性進行了仿真驗證。