造價(jià)通
更新時(shí)間：2024.12.22
雙向可控硅及其觸發(fā)電路

格式：pdf

大?。?span class="single-tag-height">1.0MB

頁(yè)數(shù)： 7頁(yè)

雙向可控硅及其觸發(fā)電路 雙向可控硅是一種功率半導(dǎo)體器件， 也稱雙向晶閘管， 在單片機(jī)控制系統(tǒng)中， 可作為功 率驅(qū)動(dòng)器件， 由于雙向可控硅沒有反向耐壓?jiǎn)栴}， 控制電路簡(jiǎn)單， 因此特別適合做交流無(wú)觸 點(diǎn)開關(guān)使用。 雙向可控硅接通的一般都是一些功率較大的用電器， 且連接在強(qiáng)電網(wǎng)絡(luò)中， 其 觸發(fā)電路的抗干擾問(wèn)題很重要， 通常都是通過(guò)光電耦合器將單片機(jī)控制系統(tǒng)中的觸發(fā)信號(hào)加 載到可控硅的控制極。 為減小驅(qū)動(dòng)功率和可控硅觸發(fā)時(shí)產(chǎn)生的干擾， 交流電路雙向可控硅的 觸發(fā)常采用過(guò)零觸發(fā)電路。 （過(guò)零觸發(fā)是指在電壓為零或零附近的瞬間接通， 由于采用過(guò)零 觸發(fā)，因此需要正弦交流電過(guò)零檢測(cè)電路） 雙向可控硅分為三象限、四象限可控硅，四象限可控硅其導(dǎo)通條件如下圖： 總的來(lái)說(shuō)導(dǎo)通的條件就是： G極與T1之間存在一個(gè)足夠的電壓時(shí)并能夠提供足夠 的導(dǎo)通電流就可以使可控硅導(dǎo)通，這個(gè)電壓可以是正、負(fù)，和 T1、T2之間的電流

低觸發(fā)電壓的可控硅結(jié)構(gòu)保護(hù)電路設(shè)計(jì)的詳細(xì)介紹

格式：pdf

大小：18KB

頁(yè)數(shù)： 1頁(yè)

低觸發(fā)電壓的可控硅結(jié)構(gòu)保護(hù)電路設(shè)計(jì)的詳細(xì)介紹 低觸發(fā)電壓的可控硅 ESD 保護(hù)結(jié)構(gòu)的設(shè)計(jì) 摘要：當(dāng)前的集成電路設(shè)計(jì)中大量采用了可控硅的設(shè)計(jì)結(jié)構(gòu)來(lái)進(jìn)行 ESD 的保護(hù)，但是一 般的 SCR 保護(hù)結(jié)構(gòu)很難滿足現(xiàn)在低電壓，以及一些特殊要求的集成電路 ESD 保護(hù)的要 求。研究一種低觸發(fā)電壓的可控硅結(jié)構(gòu)保護(hù)電路，通過(guò)和工藝寄生參數(shù)的結(jié)合，滿足了低 觸發(fā)電壓的設(shè)計(jì)要求。 關(guān)鍵詞：集成電路設(shè)計(jì)；靜電保護(hù)；可控硅結(jié)構(gòu)；觸發(fā)電流 1 引言 靜電放電（ ESD）對(duì) CMOS 集成電路的可靠性構(gòu)成了很大威脅 [1]。隨著集成電路設(shè)計(jì)水 平的提高和應(yīng)用領(lǐng)域的擴(kuò)大，對(duì)于 CMOS 集成電路來(lái)說(shuō)，由于特征尺寸較小，電源電壓 較低，ESD 保護(hù)僅僅采用傳統(tǒng)的二極管結(jié)構(gòu)已經(jīng)不能滿足要求。 目前廣泛使用的 ESD 保 護(hù)電路中，可控硅（ SCR）結(jié)構(gòu)具有單位面積下最高的 ESD 保護(hù)性能 [2]，同時(shí)具有很好 的大電流特

熱門知識(shí)

可控硅觸發(fā)電路有哪幾類

精華知識(shí)

可控硅觸發(fā)電路有哪幾類

最新知識(shí)

可控硅觸發(fā)電路有哪幾類
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

可控硅觸發(fā)電路有哪幾類
點(diǎn)擊加載更多>>
專題概述
可控硅觸發(fā)電路有哪幾類相關(guān)專題

分類檢索：