格式:pdf
大?。?span class="single-tag-height">125KB
頁數(shù):
隨著處理器運算能力的不斷提高,處理器之間的數(shù)據(jù)傳輸交換成為了制約系統(tǒng)性能的關鍵因素之一,在采用SRIO總線的數(shù)字信號并行處理系統(tǒng)中,SRIO總線交換模塊就顯得很重要。為了滿足對高速數(shù)據(jù)交換的需求,基于CPS1848芯片,采用高性能的電源模塊和時鐘模塊,設計了一種SRIO總線交換模塊。通過DSP與FPGA之間的數(shù)據(jù)傳輸實驗,驗證了SRIO交換模塊進行數(shù)據(jù)傳輸?shù)男阅?并分析了實測值與理論值存在差異的原因,為高速信號處理平臺的設計研制提供了技術支撐,也為信號處理方案設計提供了參考依據(jù)。