造價(jià)通
更新時(shí)間:2024.12.28
高速BCH編碼譯碼器的設(shè)計(jì)

格式:pdf

大?。?span class="single-tag-height">1.0MB

頁(yè)數(shù): 6頁(yè)

針對(duì)閃存(flash)因制造工藝的不斷提高而導(dǎo)致其內(nèi)部數(shù)據(jù)區(qū)隨機(jī)錯(cuò)誤不斷增加的現(xiàn)象,設(shè)計(jì)并實(shí)現(xiàn)一種高速BCH編碼譯碼器,通過(guò)BCH編碼技術(shù)對(duì)flash中的隨機(jī)錯(cuò)誤進(jìn)行糾錯(cuò),以達(dá)到錯(cuò)誤檢測(cè)與糾錯(cuò)的目的。實(shí)驗(yàn)結(jié)果顯示優(yōu)化設(shè)計(jì)的BCH(4 224,4 096)編碼譯碼器可以工作在25 MHz的工作頻率下,其單頁(yè)數(shù)據(jù)(512 Byte)的糾錯(cuò)能力從普遍的3 bit提高到15 bit,從而提高了flash數(shù)據(jù)存儲(chǔ)與讀取的可靠性。

LDPC碼譯碼器通用模塊的FPGA設(shè)計(jì)

格式:pdf

大?。?span class="single-tag-height">145KB

頁(yè)數(shù): 2頁(yè)

在介紹LDPC(Low Density Parity Code)低密度校驗(yàn)碼的基本迭代譯碼原理的基礎(chǔ)上,針對(duì)FPGA技術(shù),專(zhuān)門(mén)設(shè)計(jì)了譯碼器中通用的變量節(jié)點(diǎn)以及校驗(yàn)節(jié)點(diǎn)處理單元,其中分別包括全并行與全串行的實(shí)現(xiàn)方式。編譯結(jié)果表明,這些模塊可以實(shí)現(xiàn)高速的處理速度,以及占用合理的硬件資源。

熱門(mén)知識(shí)

七段顯示譯碼器

精華知識(shí)

七段顯示譯碼器

最新知識(shí)

七段顯示譯碼器
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

七段顯示譯碼器
點(diǎn)擊加載更多>>
專(zhuān)題概述
七段顯示譯碼器相關(guān)專(zhuān)題

分類(lèi)檢索: