造價通
更新時間:2024.12.29
PCB設計電路圖

格式:pdf

大小:66KB

頁數(shù): 1頁

PCB設計電路圖

基于FPGA的數(shù)字時鐘管理電路設計應用

格式:pdf

大?。?span class="single-tag-height">1.6MB

頁數(shù): 4頁

介紹了運用現(xiàn)場可編程門陣列(FPGA)進行數(shù)字時鐘管理方法的流程和應用。從FPGA設計入手,選用了Xilinx公司的Virtex-Ⅱ芯片系列,運用高精度數(shù)字時鐘管理電路,保證延遲時間,通過仿真,得到移相后的各個時鐘及等效時鐘,得出了測量誤差,滿足時間精度要求,可應用于各高精度脈寬測量領域,能夠滿足各測量領域的設計要求。

熱門知識

數(shù)字時鐘設計電路圖

精華知識

數(shù)字時鐘設計電路圖

最新知識

數(shù)字時鐘設計電路圖
點擊加載更多>>

相關問答

數(shù)字時鐘設計電路圖
點擊加載更多>>
專題概述
數(shù)字時鐘設計電路圖相關專題

分類檢索: