PCB設計電路圖
格式:pdf
大小:66KB
頁數(shù): 1頁
基于FPGA的數(shù)字時鐘管理電路設計應用
大?。?span class="single-tag-height">1.6MB
頁數(shù): 4頁
介紹了運用現(xiàn)場可編程門陣列(FPGA)進行數(shù)字時鐘管理方法的流程和應用。從FPGA設計入手,選用了Xilinx公司的Virtex-Ⅱ芯片系列,運用高精度數(shù)字時鐘管理電路,保證延遲時間,通過仿真,得到移相后的各個時鐘及等效時鐘,得出了測量誤差,滿足時間精度要求,可應用于各高精度脈寬測量領域,能夠滿足各測量領域的設計要求。
數(shù)字時鐘設計電路圖知識來自于造價通云知平臺上百萬用戶的經(jīng)驗與心得交流。 注冊登錄 造價通即可以了解到相關數(shù)字時鐘設計電路圖最新的精華知識、熱門知識、相關問答、行業(yè)資訊及精品資料下載。同時,造價通還為您提供材價查詢、測算、詢價、云造價等建設行業(yè)領域優(yōu)質(zhì)服務。手機版訪問:數(shù)字時鐘設計電路圖
? 2006- aflg.cn 粵ICP備08028283號 增值電信業(yè)務經(jīng)營許可證:粵B2-20090350