格式:pdf
大?。?span class="single-tag-height">890KB
頁數(shù): 10頁
時鐘控制器的設(shè)計實驗 00111116 江新遠 一.實驗內(nèi)容及要求 1.實驗?zāi)康?熟悉并掌握同步時序電路設(shè)計的時鐘控制器的方法。 2.設(shè)計任務(wù) 設(shè)計一個能放過一串?dāng)?shù)目可預(yù)訂的完整無缺的時鐘控制器, 放過 的脈沖數(shù)目 N=1~15可調(diào),要求: (1)用常規(guī)器件實現(xiàn),所給器件為“ 3”中所述。 (2)用可編程器件 FPGA實現(xiàn),用原理圖或 VHDL 語言實現(xiàn)電 路功能。 3.參考器件 FPGA 芯片 ,下載器 1 只,七段字型譯碼器( 74LS48)1只,led燈 若干。 4.實驗要求 設(shè)計電路,然后在仿真軟件上進行虛擬實驗,正確后,在實驗板 上搭建實驗電路, 現(xiàn)在數(shù)碼管上觀察顯示數(shù)字是否正確, 然后搭建動 態(tài)觀察時的電路,在示波器上觀察并記錄輸入、輸出波形,最后一步 是撰寫實驗報告及整理文檔,對實驗進行總結(jié)。 二.設(shè)計過程: 1.實驗原理圖如圖所示 圖中,時鐘 φ為 1kHz/1Hz脈沖源,