造價(jià)通
更新時(shí)間：2024.12.29
硬件開(kāi)發(fā)的原理圖設(shè)計(jì)規(guī)范詳細(xì)說(shuō)明

格式：pdf

大?。?span class="single-tag-height">8KB

頁(yè)數(shù)： 1頁(yè)

硬件開(kāi)發(fā)的原理圖設(shè)計(jì)規(guī)范詳細(xì)說(shuō)明 ? 一、原理圖網(wǎng)絡(luò)命名 ? ? ? 原理圖網(wǎng)絡(luò)命名時(shí)，字母必須為大寫字母，不可以使用字母 “O”；可以使 用下劃線和左斜線 “/”；禁止使用小寫字母、短橫線、 *等； ? ? ? 電源網(wǎng)絡(luò)命名建議： 10V 以上命名舉例， 12V、36V 等，數(shù)字在字母 V 前；10V 以下電源命名舉例， V33 或者 3V3、V18 或者 1V8、V09 或者 0V9；模擬電源命名舉例， V33_AVDD_FPGA 或者 3V3_AVDD_FPGA ；可 以增加后綴說(shuō)明電源使用對(duì)象； ? ? ? 時(shí)鐘網(wǎng)絡(luò)命名規(guī)則：時(shí)鐘網(wǎng)絡(luò)命名以 CLK 開(kāi)頭，后接頻率，可以增加使 用對(duì)象說(shuō)明，舉例 CLK_50M_CPU； ? ? ? 總線網(wǎng)絡(luò)命名規(guī)則：總線類型開(kāi)頭，后接使用對(duì)象或者總線方向，舉例 SGMII_CPU_PHY 、JTAG_TDI_CPU 、PCIE_CPU_FPGA、

硬件電路原理圖設(shè)計(jì)規(guī)范

格式：pdf

大?。?span class="single-tag-height">32KB

頁(yè)數(shù)： 3頁(yè)

硬件電路原理圖設(shè)計(jì)規(guī)范 1、 詳細(xì)理解設(shè)計(jì)需求，從需求中整理出電路功能模塊和性能指標(biāo)要求； 2、 根據(jù)功能和性能需求制定總體設(shè)計(jì)方案，對(duì) CPU 進(jìn)行選型， CPU 選型 有以下幾點(diǎn)要求： a） 性價(jià)比高； b） 容易開(kāi)發(fā)：體現(xiàn)在硬件調(diào)試工具種類多，參考設(shè)計(jì)多，軟件資源豐富， 成功案例多； c） 可擴(kuò)展性好； 3、 針對(duì)已經(jīng)選定的 CPU 芯片，選擇一個(gè)與我們需求比較接近的成功參考 設(shè)計(jì)，一般 CPU 生產(chǎn)商或他們的合作方都會(huì)對(duì)每款 CPU 芯片做若干開(kāi)發(fā)板進(jìn) 行驗(yàn)證，比如 440EP 就有 yosemite 開(kāi)發(fā)板和 bamboo 開(kāi)發(fā)板，我們參考得是 yosemite 開(kāi)發(fā)板，廠家最后公開(kāi)給用戶的參考設(shè)計(jì)圖雖說(shuō)不是產(chǎn)品級(jí)的東西， 也應(yīng)該是經(jīng)過(guò)嚴(yán)格驗(yàn)證的 ，否則也會(huì)影響到他們的芯片推廣應(yīng)用， 縱然參考設(shè)計(jì) 的外圍電路有可推敲的地方， CPU 本身的管腳連接使用方法也絕對(duì)是值得我們 信賴的

熱門知識(shí)

原理圖設(shè)計(jì)eda

精華知識(shí)

原理圖設(shè)計(jì)eda

最新知識(shí)

原理圖設(shè)計(jì)eda
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

原理圖設(shè)計(jì)eda
點(diǎn)擊加載更多>>
專題概述
原理圖設(shè)計(jì)eda相關(guān)專題

分類檢索：