造價(jià)通
更新時(shí)間：2024.12.28
EDA：4-16譯碼器電路的設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">358KB

頁(yè)數(shù)： 3頁(yè)

1 院（系）名稱 班 別 姓名 專業(yè)名稱 學(xué)號(hào) 實(shí)驗(yàn)課程名稱 EDA 技術(shù)與應(yīng)用 實(shí)驗(yàn)項(xiàng)目名稱 4-16譯碼器電路的設(shè)計(jì) 實(shí)驗(yàn)時(shí)間 實(shí)驗(yàn)地點(diǎn) 實(shí)驗(yàn)成績(jī) 指導(dǎo)老師簽名 【實(shí)驗(yàn)?zāi)康摹?1. 了解 QuartusII 中電路圖輸入和 VHDL 程序輸入方式。 2. 掌握基于 FPGA 的 4-16 譯碼器電路的設(shè)計(jì)方法。 【實(shí)驗(yàn)元器件和模塊】 元器件：按鍵、發(fā)光二極管 模塊： 4-16 譯碼器 decoder4_16 模塊 【實(shí)驗(yàn)步驟】 首先要建立設(shè)計(jì)項(xiàng)目，然后在 Quartus II 集成環(huán)境下，執(zhí)行“ File ”菜單的“ New”命令， 或者直接按主窗口上的“創(chuàng)建新的文本文件”按鈕，在彈出的新文件類(lèi)型選擇對(duì)話框中，選擇 “ VHDL File ”，進(jìn)入Quartus II 的 VHDL 文本編輯方式。 編輯源程序 decoder4_16.vhd 。 library ieee; use

高速BCH編碼譯碼器的設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">1.0MB

頁(yè)數(shù)： 6頁(yè)

針對(duì)閃存(flash)因制造工藝的不斷提高而導(dǎo)致其內(nèi)部數(shù)據(jù)區(qū)隨機(jī)錯(cuò)誤不斷增加的現(xiàn)象,設(shè)計(jì)并實(shí)現(xiàn)一種高速BCH編碼譯碼器,通過(guò)BCH編碼技術(shù)對(duì)flash中的隨機(jī)錯(cuò)誤進(jìn)行糾錯(cuò),以達(dá)到錯(cuò)誤檢測(cè)與糾錯(cuò)的目的。實(shí)驗(yàn)結(jié)果顯示優(yōu)化設(shè)計(jì)的BCH(4 224,4 096)編碼譯碼器可以工作在25 MHz的工作頻率下,其單頁(yè)數(shù)據(jù)(512 Byte)的糾錯(cuò)能力從普遍的3 bit提高到15 bit,從而提高了flash數(shù)據(jù)存儲(chǔ)與讀取的可靠性。

熱門(mén)知識(shí)

譯碼器74ls48功能表

精華知識(shí)

譯碼器74ls48功能表

最新知識(shí)

譯碼器74ls48功能表
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

譯碼器74ls48功能表
點(diǎn)擊加載更多>>
專題概述
譯碼器74ls48功能表相關(guān)專題

分類(lèi)檢索：