造價通
更新時間：2024.12.28
MPEG-2傳輸流實時解碼及碼流發(fā)送卡的設(shè)計

格式：pdf

大?。?span class="single-tag-height">441KB

頁數(shù)：

針對PCI總線上得到的數(shù)據(jù)的陣發(fā)性 ,介紹一種MPEG 2傳輸流實時解碼及碼流發(fā)送系統(tǒng)的硬件和軟件設(shè)計方案 ,該方案通過在PCI接口芯片的一側(cè)增加數(shù)據(jù)緩存器來實現(xiàn)。此系統(tǒng)在一塊PCI插卡上實現(xiàn) ,支持標準清晰度解碼及多種視頻輸出方式。實驗表明 ,碼流發(fā)送速率最高可達 4 0Mbps。

基于FPGA的音頻編解碼芯片控制器設(shè)計

格式：pdf

大?。?span class="single-tag-height">1.1MB

頁數(shù)： 65頁

摘要 現(xiàn)如今隨著可編程邏輯器件及相關(guān)技術(shù)的不斷發(fā)展和完善， 其技術(shù)在現(xiàn)代 電子技術(shù)領(lǐng)域表現(xiàn)出的明顯技術(shù)領(lǐng)先性， 具有傳統(tǒng)方法無可比擬的優(yōu)越性。 近 幾年，嵌入式數(shù)字音頻產(chǎn)品受到越來越多消費者的青睞。在 MP3、手機等電 子產(chǎn)品中，音頻處理功能已成為不可或缺的重要組成部分， 而高質(zhì)量的音效是 當前發(fā)展的重要趨勢。 數(shù)字語音集成電路與嵌入式微處理器相結(jié)合， 既實現(xiàn)了系統(tǒng)的小型化、 低 功耗，又降低了產(chǎn)品開發(fā)成本，提高了設(shè)計的靈活性，具有體積小、 擴展方便 等諸多特點，具有廣泛的發(fā)展前景。 本設(shè)計基于 SOPC技術(shù)，利用 Verilog HDL 硬件描述語言開發(fā)的基于 FPGA 的音頻編解碼芯片控制器，以實現(xiàn)對音頻編解碼芯片 WM8731 的控制。并根 據(jù) Verilog HDL 可移植性和不依賴器件的特點。經(jīng)過適當?shù)男薷?，該控制器?以移植到各類 FPGA 中，以控制兼容 I2C和 I2S總線

熱門知識

硬壓縮解碼卡

精華知識

硬壓縮解碼卡

最新知識

硬壓縮解碼卡
點擊加載更多>>

相關(guān)問答

硬壓縮解碼卡
點擊加載更多>>
專題概述
硬壓縮解碼卡相關(guān)專題

分類檢索：