格式:pdf
大?。?span class="single-tag-height">639KB
頁數(shù): 5頁
針對現(xiàn)代多CPU的微機保護裝置中不同處理器之間的信息交互采用外置存儲器,系統(tǒng)正常運行容易受到現(xiàn)場復(fù)雜電磁環(huán)境干擾的問題,采用了片內(nèi)存儲器實現(xiàn)多處理器之間的交互.以片內(nèi)存儲器為主體構(gòu)建多核芯片的多層次存儲結(jié)構(gòu),并采用基于消息機制的共享信箱完成處理器之間的信息交互.利用排隊論模型詳盡地分析了共享信箱中數(shù)據(jù)FIFO的性能與需求,繼而推導(dǎo)出適用于多任務(wù)系統(tǒng)中數(shù)據(jù)FIFO的深度經(jīng)驗公式.