格式:pdf
大小:537KB
頁數(shù): 3頁
本文給出了一種采用Altera公司的Cyclone系列EP1C12Q240C8的FPGA芯片設(shè)計磁盤陣列校驗卡的硬件電路的方法。該設(shè)計采用了并行的思想,令數(shù)據(jù)在PCI總線上的傳輸過程和校驗計算過程在時間上重疊,使得整個校驗過程耗費的時間等同于數(shù)據(jù)在總線上傳輸?shù)臅r間,從而最大限度地提高了校驗性能。設(shè)計經(jīng)軟件仿真和硬件實現(xiàn),結(jié)果表明電路性能可靠。
格式:pdf
大小:70KB
頁數(shù): 10頁
數(shù)據(jù)存儲論文 題目名稱: 磁盤陣列 學(xué)院名稱: 計算機科學(xué)與信息工程學(xué)院 專業(yè)班級: 學(xué)生姓名: 2011 年 1 月 目 錄 一、成員分工 ................................................................................................................................. 1 二、摘要 ......................................................................................................................................... 2 三、正文 .............................................