造價通
更新時間：2024.12.28
時鐘控制器的設(shè)計

格式：pdf

大?。?span class="single-tag-height">890KB

頁數(shù)： 10頁

時鐘控制器的設(shè)計實(shí)驗(yàn) 00111116 江新遠(yuǎn) 一．實(shí)驗(yàn)內(nèi)容及要求 1.實(shí)驗(yàn)?zāi)康?熟悉并掌握同步時序電路設(shè)計的時鐘控制器的方法。 2.設(shè)計任務(wù) 設(shè)計一個能放過一串?dāng)?shù)目可預(yù)訂的完整無缺的時鐘控制器， 放過 的脈沖數(shù)目 N=1~15可調(diào)，要求： （1）用常規(guī)器件實(shí)現(xiàn)，所給器件為“ 3”中所述。 （2）用可編程器件 FPGA實(shí)現(xiàn)，用原理圖或 VHDL 語言實(shí)現(xiàn)電 路功能。 3.參考器件 FPGA 芯片 ,下載器 1 只,七段字型譯碼器（ 74LS48）1只，led燈 若干。 4.實(shí)驗(yàn)要求 設(shè)計電路，然后在仿真軟件上進(jìn)行虛擬實(shí)驗(yàn)，正確后，在實(shí)驗(yàn)板 上搭建實(shí)驗(yàn)電路， 現(xiàn)在數(shù)碼管上觀察顯示數(shù)字是否正確， 然后搭建動 態(tài)觀察時的電路，在示波器上觀察并記錄輸入、輸出波形，最后一步 是撰寫實(shí)驗(yàn)報告及整理文檔，對實(shí)驗(yàn)進(jìn)行總結(jié)。 二．設(shè)計過程： 1.實(shí)驗(yàn)原理圖如圖所示 圖中，時鐘 φ為 1kHz/1Hz脈沖源，

多路時鐘控制器軟硬件設(shè)計

格式：pdf

大?。?span class="single-tag-height">248KB

頁數(shù)：

鑒于各地學(xué)校、工礦企業(yè)等對實(shí)時領(lǐng)域的設(shè)計需要,筆者對單片機(jī)(Single chip Computer)在實(shí)時控制領(lǐng)域應(yīng)用做了些研究,設(shè)計了“十六路多點(diǎn)可編程時鐘控制器”。該控制器能自動判別大小日、潤年等,可通過鍵盤及顯示輸出方式進(jìn)行調(diào)時、定時等操作,具有可靠性強(qiáng)、精確度高、功能強(qiáng)成本低、使用方便等特點(diǎn),可廣泛應(yīng)用于各種實(shí)時鐘控領(lǐng)域,時鐘控制端口達(dá)16

熱門知識

正泰時鐘控制器

最新知識

正泰時鐘控制器
點(diǎn)擊加載更多>>

相關(guān)問答

正泰時鐘控制器
點(diǎn)擊加載更多>>
專題概述
正泰時鐘控制器相關(guān)專題

分類檢索：