格式:pdf
大?。?span class="single-tag-height">503KB
頁數(shù):
在分析HDMI協(xié)議的基礎(chǔ)上,提出了一種實現(xiàn)HDMI接口傳輸模塊的ASIC設(shè)計方案。在Quartus II 10.0平臺下,利用可綜合的Verilog語言完成了電路的設(shè)計綜合,并下載到FPGA開發(fā)板進行了測試驗證。驗證結(jié)果表明,設(shè)計滿足HDMI接口傳輸模塊要求,占用邏輯資源少,可應(yīng)用到總體設(shè)計中。