造價通
更新時間：2025.03.15
基于SEED-DEC擴(kuò)展總線的多通道同步數(shù)據(jù)采集板設(shè)計

格式：pdf

大?。?span class="single-tag-height">875KB

頁數(shù)： 5頁

針對合眾達(dá)SEED-DEC系列化嵌入式DSP控制模塊在數(shù)據(jù)采集功能上的不足,利用其標(biāo)準(zhǔn)的擴(kuò)展總線和統(tǒng)一的結(jié)構(gòu),設(shè)計研制基于SEED-DEC擴(kuò)展總線的多通道同步數(shù)據(jù)采集板。以DSP作為數(shù)據(jù)處理中心,FPGA負(fù)責(zé)與DSP通信、初始化和控制數(shù)據(jù)采集板上的A/D模塊,以節(jié)省DSP內(nèi)部資源,減少DSP因控制外圍器件而消耗的時間,提高性能。試驗結(jié)果顯示電路達(dá)到了指標(biāo)要求。

基于SEED-DEC擴(kuò)展總線的多通道同步數(shù)據(jù)采集板設(shè)計

格式：pdf

大?。?span class="single-tag-height">875KB

頁數(shù)： 5頁

針對合眾達(dá)SEED-DEC系列化嵌入式DSP控制模塊在數(shù)據(jù)采集功能上的不足,利用其標(biāo)準(zhǔn)的擴(kuò)展總線和統(tǒng)一的結(jié)構(gòu),設(shè)計研制基于SEED-DEC擴(kuò)展總線的多通道同步數(shù)據(jù)采集板。以DSP作為數(shù)據(jù)處理中心,FPGA負(fù)責(zé)與DSP通信、初始化和控制數(shù)據(jù)采集板上的A/D模塊,以節(jié)省DSP內(nèi)部資源,減少DSP因控制外圍器件而消耗的時間,提高性能。試驗結(jié)果顯示電路達(dá)到了指標(biāo)要求。

精華知識

擴(kuò)展總線

最新知識

擴(kuò)展總線
點擊加載更多>>

相關(guān)問答

擴(kuò)展總線
點擊加載更多>>
專題概述
擴(kuò)展總線相關(guān)專題

分類檢索：