格式:pdf
大?。?span class="single-tag-height">831KB
頁(yè)數(shù): 10頁(yè)
針對(duì)卷積神經(jīng)網(wǎng)絡(luò)FPGA加速器的資源分配與頻率設(shè)置欠佳導(dǎo)致吞吐量受限的問(wèn)題,提出一種面向吞吐量?jī)?yōu)化的自動(dòng)化設(shè)計(jì)方法.首先將加速器的設(shè)計(jì)分為并行策略和頻率設(shè)計(jì),提出總體設(shè)計(jì)流程;然后將設(shè)計(jì)空間探索建模為線段分割問(wèn)題,采用遺傳算法及貪心算法求解;最后根據(jù)求解出的并行策略完成加速器的結(jié)構(gòu)設(shè)計(jì),根據(jù)求解出的預(yù)期運(yùn)行頻率對(duì)加速器的布局布線優(yōu)化,使實(shí)際頻率可以達(dá)到預(yù)期.對(duì)AlexNet及VGG-16模型在目標(biāo)器件AlteraDE5a-Net的設(shè)計(jì)實(shí)驗(yàn)結(jié)果表明,文中方法能有效地提升資源使用效率并給出合理頻率設(shè)置;相比于其他卷積神經(jīng)網(wǎng)絡(luò)FPGA加速器設(shè)計(jì)方法,該方法可提升AlexNet和VGG-16的吞吐量82.95%和66.19%.
網(wǎng)絡(luò)延遲加速器知識(shí)來(lái)自于造價(jià)通云知平臺(tái)上百萬(wàn)用戶的經(jīng)驗(yàn)與心得交流。 注冊(cè)登錄 造價(jià)通即可以了解到相關(guān)網(wǎng)絡(luò)延遲加速器最新的精華知識(shí)、熱門知識(shí)、相關(guān)問(wèn)答、行業(yè)資訊及精品資料下載。同時(shí),造價(jià)通還為您提供材價(jià)查詢、測(cè)算、詢價(jià)、云造價(jià)等建設(shè)行業(yè)領(lǐng)域優(yōu)質(zhì)服務(wù)。手機(jī)版訪問(wèn):網(wǎng)絡(luò)延遲加速器