開漏輸出

開漏輸出，指漏極開路的輸出形式。就像晶體管集電極開路的輸出形式一樣，集電極上沒有接集電極電阻Rc，直接引到芯片外面成為輸出端，需要在芯片外面接上一個負(fù)載電阻（上拉電阻）才能形成完整的放大（邏輯）電路。這種電路結(jié)構(gòu)方便于組成“線與”邏輯。通常用于數(shù)字電路中的門電路以及模擬電路中的比較器輸出級。2100433B

開漏輸出跟集電極開路十分相似，工作原理也是一樣的。不同的是，開漏輸出使用的場效應(yīng)管，使用時要加上拉電阻而已。

參考：集電極開路輸出(OC)、漏極開路輸出(OD)、推挽輸出

開漏電路概念中提到的“漏”就是指MOS FET的漏極。

同理，開集電路中的“集”就是指三極管的集電極。

開漏電路就是指以MOS FET的漏極為輸出的電路。

一般的用法是會在漏極外部的電路添加上拉電阻。

完整的開漏電路應(yīng)該由開漏器件和開漏上拉電阻組成。

1. 開漏和開集的原理類似，在許多應(yīng)用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅(qū)動。則我們常見的驅(qū)動方式是利用一個三極管組成開集電路來驅(qū)動它，即方便又節(jié)省成本。如圖3。

2. 上拉電阻R pull-up的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。

需要補充的是，開漏和開集都可以作為驅(qū)動輸出控制的開關(guān)，但是開漏電路在關(guān)閉輸出的情況下會耗電，Vcc經(jīng)上拉電阻過漏極到地，上拉電阻大小影響開關(guān)響應(yīng)及驅(qū)動能力，如果上拉過小勢必會導(dǎo)致在漏極導(dǎo)通的情況下的電力消耗。圖2所示的開集輸出電路，有同樣的耗電問題。不過集電極驅(qū)動輸出還有一種接法，可以解決耗電問題，使用PNP的三極管，發(fā)射極接電源，集電極接輸出，基極加一個電阻接開關(guān)控制。當(dāng)然在有些耗電不是問題的情況下開漏也是一個好的選擇，很多處理器的i/o口都帶有開漏功能，這樣，就可以節(jié)約一個三極管。2100433B