上拉電阻概念

百度一下上拉電阻與下拉電阻，一堆一堆的解釋就出來了，不過，好像沒有一個解釋的通熟易懂的，可能是寫解釋的人水平太高了，說的話小白聽不懂。

我來給你來點通熟易懂的解釋吧。

上拉電阻與下拉電阻用在什么場合？

答：用在數(shù)字電路中，存在高低電平的場合。

上拉電阻與下拉電阻怎么接線？

上拉電阻：電阻一端接VCC，一端接邏輯電平接入引腳（如單片機引腳）

下拉電阻：電阻一端接GND，一端接邏輯電平接入引腳（如單片機引腳）

如上圖，R13和R14，一端接到了3.3V,一端通過J17連接到單片機引腳，這兩個電阻就是上拉電阻。

如上圖，R18的一端連接到了GND,一端連接到了單片機的引腳（只不過是串了一個電阻后連接到了單片機引腳）。所以這個就是下拉電阻。

上拉電阻和下拉電阻有什么用？

1.提高驅(qū)動能力：

例如，用單片機輸出高電平，但由于后續(xù)電路的影響，輸出的高電平不高，就是達不到VCC，影響電路工作。所以要接上拉電阻。下拉電阻情況相反，讓單片機引腳輸出低電平，結(jié)果由于后續(xù)電路影響輸出的低電平達不到GND，所以接個下拉電阻。

2.在單片機引腳電平不定的時候，讓后面有一個穩(wěn)定的電平：

例如上面接下拉電阻的情況下，在單片機剛上電的時候，電平是不定的，還有就是如果你連接的單片機在上電以后，單片機引腳是輸入引腳而不是輸出引腳，那這時候的單片機電平也是不定的，R18的作用就是如果前面的單片機引腳電平不定的話，強制讓電平保持在低電平。

再這么解釋一下吧，如果IE_DATA那個地方，不連接任何引腳，那么由于R18的下拉作用，IE_DATA就是低電平，所以三極管就不會導通。

不知道你清楚了沒有？

1、上拉就是將不確定的信號通過一個電阻嵌位在高電平！“電阻同時起限流作用”！下拉同理！

2、上拉是對器件注入電流，下拉是輸出電流

3、弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分

4、對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

上拉電阻作用

1、一般作單鍵觸發(fā)使用時，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。

2、數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計要求而定！

3、一般說的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平；C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：比如：“當一個接有上拉電阻的端口設(shè)為輸入狀態(tài)時，他的常態(tài)就為高電平，用于檢測低電平的輸入”。

4、上拉電阻是用來解決總線驅(qū)動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流

5、接電阻就是為了防止輸入端懸空

6、減弱外部電流對芯片產(chǎn)生的干擾

7、保護cmos內(nèi)的保護二極管，一般電流不大于10mA

8、通過上拉或下拉來增加或減小驅(qū)動電流

9、改變電平的電位，常用在TTL-CMOS匹配

10、在引腳懸空時有確定的狀態(tài)

11、增加高電平輸出時的驅(qū)動能力。

12、為OC門提供電流。

上拉電阻在電路中的主要作用就是對電流起到限流作用，在一些設(shè)計當中經(jīng)常會用到上拉與下拉電阻，但電源的設(shè)計者們往往對這兩種電阻了解的不多，正因如此，在電路出現(xiàn)因為上拉與下拉電阻而導致的問題時，設(shè)計者們卻會找不到相應(yīng)的解決方法。在本篇文章當中，小編將為大家分享關(guān)于上拉電阻的一些基礎(chǔ)知識與經(jīng)驗，希望能為大家有所幫助。

上拉電阻經(jīng)驗總結(jié)

1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須加上拉電阻，才能使用。

3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。

4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則

從灌電流的能力與節(jié)約能源的考慮出發(fā)，應(yīng)具備電阻大，電流小的特點。從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當足夠大;電阻大，電流小。從確保足夠的驅(qū)動電流考慮應(yīng)當足夠小;電阻小，電流大。對于高速電路，過大的上拉電阻可能邊沿變平緩。

在10K到1K之間，適用于以上三點。對下拉電阻也有類似道理。對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進行設(shè)定，主要需要考慮以下幾個因素：

1、驅(qū)動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動能力越強，但功耗越大，設(shè)計是應(yīng)注意兩者之間的均衡。

2、下級電路的驅(qū)動需求。同樣以上拉電阻為例，當輸出高電平時，開關(guān)管斷開，上拉電阻應(yīng)適當選擇以能夠向下級電路提供足夠的電流。

3、高低電平的設(shè)定。不同電路的高低電平的門檻電平會有不同，電阻應(yīng)適當設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關(guān)管導通，上拉電阻和開關(guān)管導通電阻分壓值應(yīng)確保在零電平門檻之下。

4、頻率特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。

本篇文章對上拉電阻的相關(guān)經(jīng)驗與選擇原則進行了介紹，在這其中，對上拉電阻的選擇是本篇文章的重點內(nèi)容，希望大家能夠利用本篇文章當中的知識點運用到自己的設(shè)計中去，豐富自己的知識儲備。