VLSI設計基礎

（表格內容參考資料）

VLSI設計基礎課程教學內容為超大規(guī)模集成電路設計的基礎理論與基本方法，從CMOS集成電路的主流技術介紹入手引入VLSI設計主要技術基礎：CMOS器件基礎，組合邏輯電路，時序邏輯電路，存儲器設計和。主要內容如下：第一章：VLSI設計概述，了解VLSI系統(tǒng)設計的方法與技術。第二章：MOS晶體管原理：掌握MOS器件的基本結構、模型與特性，了解集成電路制造工藝過程。第三章：反相器和組合邏輯電路，掌握CMOS反相器和組合邏輯電路分析與設計方法。第四章：時序邏輯電路和同步設計技術；第五章：設計與工藝接口，了解設計與工藝的關系及接口。第六章：單元庫設計技術，掌握標準單元和IO的設計，建立系統(tǒng)模塊化設計的思想；認識集成電路的基本版圖。第七章：存儲器設計。第八章：低功耗專題。

VLSI設計基礎課程適合電子和計算機相關專業(yè)的本科生和研究生，也適合工作后需要重溫專業(yè)基礎知識的工程師。

VLSI設計基礎課程背景

集成電路（IntegratedCircuit）在人們的數(shù)字化生活中無處不在，是大部分電子產品運行的核心，而其中大部分是超大規(guī)模集成電路（VLSI）。遵循著“摩爾定律”，其集成度、功能和性能的大幅度提升，創(chuàng)造了空前的奇跡。在此背景下，東南大學開設了VLSI設計基礎課程，帶領學習者進入到超大規(guī)模集成電路的設計領域，了解其背后的原理。

VLSI設計基礎課程定位

VLSI設計基礎課程課是微電子專業(yè)的主干課程，專注于超大規(guī)模集成電路的設計技術。

通過學習VLSI設計基礎課程，了解VLSI系統(tǒng)設計的方法與技術；掌握MOS器件的基本結構、模型與特性，掌握基本的組合邏輯電路和時序邏輯電路的原理；了解半導體工藝基本過程；認識集成電路的基本版圖；掌握集主要的成電路設計技術，建立系統(tǒng)集成和系統(tǒng)模塊化設計的思想。具備開展集成電路設計的基礎知識和基本方法。

單偉偉，副教授、博士生導師。2009年1月畢業(yè)于清華大學微電子學研究所，獲工學博士學位。

黃見秋，東南大學副教授。2004年于東南大學獲學士學位，2011年在東南大學獲博士學位并留校任教。

劉新寧，東南大學講師，主要從數(shù)字低功耗電路研究，有5年以上VLSI課程教學經驗。

楊軍，東南大學教授，博士生導師。

VLSI設計基礎預備知識

學習VLSI設計基礎課程，學習者需要具備一定的半導體原理和器件知識，必須具備一定的電路知識基礎。

VLSI設計基礎學習資料

（注：表格內容參考資料）

（注：課程大綱排版從左到右列）

2019年1月8日，該課程被中華人民共和國教育部認定為“2018年國家精品在線開放課程”。

本教材為“普通十一五國家級規(guī)劃教材”，全書共有10章。第1~3章重點介紹了VLSI設計的大基礎，包括三個主要部分：信息接收、傳輸、處理體系結構及與相關硬件的關系。第4~6章介紹了數(shù)字VLSI設計的技術與方法。第7章介紹了數(shù)字系統(tǒng)的測試問題和可測試性設計技術。第8章介紹了VLSI中的模擬單元和變換電路的設計技術。第9章介紹了微機電系統(tǒng)（MEMS)及其在系統(tǒng)集成中的關鍵技術。第10章主要介紹了設計系統(tǒng)、HDL，對可制造性設計（DFM)的一些特殊問題進行了討論。

第1章 VLSI設計概述

1.1 系統(tǒng)及系統(tǒng)集成

1.1.1 信息鏈

1.1.2 模塊與硬件

1.1.3 系統(tǒng)集成

1.2 VLSI設計方法與管理

1.2.1 設計層次與設計方法

1.2.2 復雜性管理

1.2.3 版圖設計理念

1.3 VLSI設計技術基礎與主流制造技術

1.4 新技術對VLSI的貢獻

1.5 設計問題與設計工具

1.6 一些術語與概念

1.7 本書主要內容與學習方法指導

練習與思考一

第2章 MOS器件與工藝基礎

2.1 MOS晶體管基礎

2.1.1 MOS晶體管結構及基本工作原理

2.1.2 MOS晶體管的閾值電壓VT

2.1.3 MOS晶體管的電流—電壓方程

2.1.4 MOS器件的平方律轉移特性

2.1.5 MOS晶體管的跨導gm

2.1.6 MOS器件的直流導通電阻

2.1.7 MOS器件的交流電阻

2.1.8 MOS器件的最高工作頻率

2.1.9 MOS器件的襯底偏置效應

2.1.10 CMOS結構

2.2 CMOS邏輯部件

2.2.1 CMOS倒相器設計

2.2.2 CMOS與非門和或非門的結構及其等效倒相器設計方法

2.2.3 其他CMOS邏輯門

2.2.4 D觸發(fā)器

2.2.5 內部信號的分布式驅動結構

2.3 MOS集成電路工藝基礎

2.3.1 基本的集成電路加工工藝

2.3.2 CMOS工藝簡化流程

2.3.3 Bi-CMOS工藝技術

2.4 版圖設計

2.4.1 簡單MOSFET版圖

2.4.2 大尺寸MOSFET的版圖設計

2.4.3 失配與匹配設計

2.5 發(fā)展的MOS器件技術

2.5.1 物理效應對器件特性的影響

2.5.2 材料技術

2.5.3 器件結構

練習與思考二

第3章 設計與工藝接口

3.1 設計與工藝接口問題

3.1.1 基本問題——工藝線選擇

3.1.2 設計的困惑

3.1.3 設計與工藝接口

3.2 工藝抽象

3.2.1 工藝對設計的制約

3.2.2 工藝抽象

3.3 電學設計規(guī)則

3.3.1 電學規(guī)則的一般描述

3.3.2 器件模型參數(shù)

3.3.3 模型參數(shù)的離散及仿真方法

3.4 幾何設計規(guī)則

3.4.1 幾何設計規(guī)則描述

3.4.2 一個版圖設計的例子

3.5 工藝檢查與監(jiān)控

3.5.1 PCM（Process Control Monitor）

3.5.2 測試圖形及參數(shù)測量

本章結束語

練習與思考三

第4章 晶體管規(guī)則陣列設計技術

4.1 晶體管陣列及其邏輯設計應用

4.1.1 全NMOS結構ROM

4.1.2 ROM版圖

4.2 MOS晶體管開關邏輯

4.3 PLA及其拓展結構

4.3.1 “與非—與非”陣列結構

4.3.2 “或非—或非”陣列結構

4.3.3 多級門陣列(MGA)

4.4 門陣列

4.4.1 門陣列單元

4.4.2 整體結構設計準則

4.4.3 門陣列在VLSI設計中的應用形式

4.5 晶體管規(guī)則陣列設計技術應用示例

練習與思考四

第5章 單元庫設計技術

第6章 微處理器

第7章 測試技術和可測試性設計

第8章 模擬單元與變換電路

第9章 微機電系統(tǒng)（MEMS）

第10章 設計系統(tǒng)與設計技術

結束語

參考文獻

總體布線是VLSI物理設計中極為重要的一個環(huán)節(jié)。非曼哈頓結構的提出為物理設計帶來諸多性能的提高，但該結構的引入和多層工藝的普及，使得總體布線問題更為復雜，且目前研究工作只就某些局部目標展開，缺乏一種該結構下有效完整的總體布線方案。正是在這樣的背景下，本項目對非曼哈頓結構VLSI總體布線相關問題展開一些研究工作，選取X結構作為非曼哈頓結構的代表，完成的主要工作如下：（1）基于多目標PSO和Elmore時延模型提出了一種構建時延驅動X結構Steiner樹的有效算法，從而有助于性能驅動X結構總體布線問題的研究。（2）繞障Steiner最小樹的構建是VLSI物理設計中一個極為重要問題，為此，提出一種基于粒子群優(yōu)化的有效算法用于求解X結構下的繞障Steiner最小樹問題?？紤]到粒子群優(yōu)化算法存在收斂速度慢的不足，進一步設計一種四步驟的高效啟發(fā)式算法用于求解該問題。（3）針對ML-OAXSMT問題，以最小化布線總代價為目標，并同時考慮到通孔數(shù)的優(yōu)化，提出了一種基于PSO算法和懲罰機制的ML-OAXSMT構建算法。為了進一步提高求解多ML-OAXSMT問題的算法質量，基于查找表的思想，提出了一種高效的繞障策略，可以準確獲得多層環(huán)境下的Steiner點位置，從而構建一棵高質量的ML-OAXSMT。(4) 針對X結構下的總體布線問題，提出一種基于ILP模型、劃分策略及PSO等技術的高質量X結構總體布線算法。 本項目進一步擴寬研究思路，針對曼哈頓結構下繞障Steiner樹構建問題并且將PSO擴展應用于VLSI電路劃分階段，主要完成以下工作：（1）研究了電壓轉換速率的計算模型和RSMT-RERR問題中的電壓轉換速率約束，基于SPCF算法框架提出考慮電壓轉換速率約束的直角Steiner樹構造算法。（2）研究了ML-OARSMT問題的特征，提出了該問題布線圖的構造方法?？紤]避開障礙和連通相鄰層，選擇了三種類型候選通孔位置。 （3）電路劃分作為VLSI物理設計中的首個關鍵環(huán)節(jié)，通過附加考慮時延因素，構造了電路劃分的多目標問題模型，引入局部搜索策略以及基于小生境技術的表現(xiàn)型共享粒子評價機制，設計了一個求解多目標電路劃分問題的混合DPSO。 2100433B