造價通
更新時間:2024.12.21
硬件流水處理器設(shè)計

格式:pdf

大?。?span class="single-tag-height">1.1MB

頁數(shù): 3頁

利用核內(nèi)空閑資源加速單線程程序執(zhí)行的方法,將可并行的代碼安排在核內(nèi)空閑單元上執(zhí)行,實現(xiàn)代碼塊在核內(nèi)的流水操作,從而設(shè)計一種具有循環(huán)加速能力的硬件流水處理器,可通過改變?nèi)≈到Y(jié)構(gòu)和寄存器分配邏輯獲得編譯器的支持。結(jié)果表明,應(yīng)用該處理器后的spec2000測試程序執(zhí)行性能提升了40%。

局部流水FFT處理器設(shè)計

格式:pdf

大?。?span class="single-tag-height">476KB

頁數(shù):

討論局部流水FFT處理器中的兩個主要模塊:蝶形運算流水線和地址產(chǎn)生器的設(shè)計.基于對基2蝶形單元的"深"反饋,提出一種稱之為R2SD2 F(radix-2single"deep"delay feedback,基2單路深度延時反饋)的流水線結(jié)構(gòu).該流水線中的蝶形處理單元僅由兩個復(fù)數(shù)加法器組成,可以工作在基4/基2/直通三種模式下,因此由兩個如此蝶形處理單元組成的R2SD2F流水線可以在一次循環(huán)中選擇完成基16/基8/基4/基2運算.在完成長為N(假定N為4的整數(shù)次冪)點的DFT運算時,該流水線所需的主要硬件有l(wèi)og4N-1個復(fù)數(shù)乘法器和2log4N個復(fù)數(shù)加法器.作為一個整體,給出局部流水FFT處理器中的地址產(chǎn)生方法和旋轉(zhuǎn)因子存取結(jié)構(gòu).

熱門知識

顯卡流處理器

精華知識

顯卡流處理器

最新知識

顯卡流處理器
點擊加載更多>>

相關(guān)問答

顯卡流處理器
點擊加載更多>>
專題概述
顯卡流處理器相關(guān)專題

分類檢索: