JTAG接口接口

JTAG最初是用來對芯片進行測試的，JTAG的基本原理是在器件內部定義一個TAP(Test Access Port;測試訪問口)通過專用的JTAG測試工具對內部節(jié)點進行測試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現對各個器件分別測試。如今，JTAG接口還常用于實現ISP(In-System Programmer，在系統(tǒng)編程)，對FLASH等器件進行編程。

JTAG編程方式是在線編程，傳統(tǒng)生產流程中先對芯片進行預編程然后再裝到板上，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。JTAG接口可對DSP芯片內部的所有部件進行編程。

具有JTAG口的芯片都有如下JTAG引腳定義:

TCK--測試時鐘輸入;

TDI--測試數據輸入，數據通過TDI輸入JTAG口;

TDO--測試數據輸出，數據通過TDO從JTAG口輸出;

TMS--測試模式選擇，TMS用來設置JTAG口處于某種特定的測試模式。

可選引腳TRST--測試復位，輸入引腳，低電平有效。

含有JTAG口的芯片種類較多，如CPU、DSP、CPLD等。

JTAG內部有一個狀態(tài)機，稱為TAP控制器。TAP控制器的狀態(tài)機通過TCK和TMS進行狀態(tài)的改變，實現數據和指令的輸入。

JTAG標準定義了一個串行的移位寄存器。寄存器的每一個單元分配給IC芯片的相應引腳，每一個獨立的單元稱為BSC(Boundary-Scan Cell)邊界掃描單元。這個串聯(lián)的BSC在IC內部構成JTAG回路，所有的BSR(Boundary-Scan Register)邊界掃描寄存器通過JTAG測試激活，平時這些引腳保持正常的IC功能。

JTAG在線寫Flash的硬件電路設計和與PC的連接方式

以含JTAG接口的StrongARM SA1110為例，Flash為Intel 28F128J32 16MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分別接PC并口的2、3、4、11線上，通過程序將對JTAG口的控制指令和目標代碼從PC的并口寫入JTAG的BSR中。在設計PCB時，必須將SA1110的數據線和地址線及控制線與Flash的地線、數據線和控制線相連。因SA1110的數據線、地址線及控制線的引腳上都有其相應BSC，只要用JTAG指令將數據、地址及控制信號送到其BSC中，就可通過BSC對應的引腳將信號送給Flash，實現對Flash的操作。JTAG的系統(tǒng)板設計和連線關系如圖3所示。

通過TCK、TMS的設置，可將JTAG設置為接收指令或數據狀態(tài)。JTAG常用指令如下:

SAMPLE/PRELOAD--用此指令采樣BSC內容或將數據寫入BSC單元;

EXTEST--當執(zhí)行此指令時，BSC的內容通過引腳送到其連接的相應芯片的引腳，我們就是通過這種指令實現在線寫Flash的;

BYPASS--此指令將一個一位寄存器置于BSC的移位回路中，即僅有一個一位寄存器處于TDI和TDO之間。

在PCB電路設計好后，即可用程序先將對JTAG的控制指令，通過TDI送入JTAG控制器的指令寄存器中。再通過TDI將要寫Flash的地址、數據及控制線信號入BSR中，并將數據鎖存到BSC中，用EXTEST指令通過BSC將寫入Flash。

在線寫Flash的程序用Turbo C編寫。程序使用PC的并行口，將程序通過含有JTAG的芯片寫入Flash芯片。程序先對PC的并口初始化，對JTAG口復位和測試，并讀Flash，判斷是否加鎖。如加鎖，必須先解鎖，方可進行操作。寫Flash之前，必須對其先擦除。將JTAG芯片設置在EXTEST模式，通過PC的并口，將目標文件通過JTAG寫入Flash，并在燒寫完成后進行校驗。程序主流程如圖4所示。

通過JTAG的讀芯片ID子程序如下:

①Flash芯片的WE、CE、OE等控制線必須與SA1110的BSR相連。只有這樣，才能通過BSR控制Flash的相應引腳。

②JTAG口與PC并口的連接線要盡量短，原則上不大于15cm。

③Flash在擦寫和編程時所需的工作電流較大，在選用系統(tǒng)的供電芯片時，必須加以考慮。

④為提高對Flash的編程速度，盡量使TCK不低于6MHz，可編寫燒寫Flash程序時實現。

通常所說的JTAG大致分兩類，一類用于測試芯片的電氣特性，檢測芯片是否有問題;一類用于Debug，一般支持JTAG的CPU內都包含了這兩個模塊。

一個含有JTAG Debug接口模塊的CPU，只要時鐘正常，就可以通過JTAG接口訪問CPU的內部寄存器和掛在CPU總線上的設備，如FLASH，RAM，SOC(比如4510B，44Box，AT91M系列)內置模塊的寄存器，像UART，Timers，GPIO等等的寄存器。

上面說的只是JTAG接口所具備的能力，要使用這些功能，還需要軟件的配合，具體實現的功能則由具體的軟件決定。

例如下載程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要參照SOC DataSheet的寄存器說明，設置RAM的基地址，總線寬度，訪問速度等等。有的SOC則還需要Remap，才能正常工作。運行Firmware時，這些設置由Firmware的初始化程序完成。但如果使用JTAG接口，相關的寄存器可能還處在上電值，甚至是錯誤值，RAM不能正常工作，所以下載必然要失敗。要正常使用，先要想辦法設置RAM。在ADW中，可以在Console窗口通過Let 命令設置，在AXD中可以在Console窗口通過Set命令設置。

JTAG(Joint Test Action Group ，聯(lián)合測試行動小組 ) 是一種國際標準測試協(xié)議，主要用于芯片內部測試及對系統(tǒng)進行仿真、調試， JTAG 技術是一種嵌入式調試技術，它在芯片內部封裝了專門的測試電路 TAP ( Test Access Port ，測試訪問口)，通過專用的 JTAG 測試工具對內部節(jié)點進行測試。

如今大多數比較復雜的器件都支持 JTAG 協(xié)議，如 ARM 、 DSP 、 FPGA 器件等。標準的 JTAG 接口是 4 線: TMS 、 TCK 、 TDI 、 TDO ，分別為測試模式選擇、測試時鐘、測試數據輸入和測試數據輸出。如今 JTAG 接口的連接有兩種標準，即 14 針接口和 20 針接口，其定義分別如下所示。

1 、 13 VCC 接電源

2 、 4 、 6 、 8 、 10 、 14 GND 接地

3 nTRST 測試系統(tǒng)復位信號

5 TDI 測試數據串行輸入

7 TMS 測試模式選擇

9 TCK 測試時鐘

11 TDO 測試數據串行輸出

12 NC 未連接

1 VTref 目標板參考電壓，接電源

2 VCC 接電源

3 nTRST 測試系統(tǒng)復位信號

4、6、8、10、12、14、16、18、20 GND 接地

5 TDI 測試數據串行輸入

7 TMS 測試模式選擇

9 TCK 測試時鐘

11 RTCK 測試時鐘返回信號

13 TDO 測試數據串行輸出

15 nRESET 目標系統(tǒng)復位信號

17 、 19 NC 未連接

仿真器端口 AVR端口 備注

1. TCK TCK

2. NC NC

3. TDO TDO

4. Vtref VCC

5. TMS TMS

6. nSRST RESET

7. NC / Vsupply NC / VCC JTAG ICE仿真器:VCC;JTAG ICE mkII仿真器:NC

8. nTRST NC ATMEL尚且保留該端口，如今暫不使用它，未來可能會使用

9. TDI TDI

10.GND GND

書名單板級JTAG測試技術

書號978-7-118-09986-7

作者王承、劉治國

出版時間2015年6月

譯者

版次1版1次

開本32

裝幀平裝

出版基金

頁數205

字數190

中圖分類TN407

叢書名

定價58.00

第1章測試的基本概念1

1.1數字電路測試1

1.1.1測試1

1.1.2測試分類2

1.1.3數字電路分類2

1.2故障及故障模型3

1.3算法3

1.4測試覆蓋率和故障檢出率4

1.5測試矢量4

1.5.1組合電路的測試矢量生成6

1.5.2時序電路的測試矢量生成10

1.6可測性15

1.6.1可控性15

1.6.2可觀性16

1.6.3可測性設計方法17

第2章單板級JTAG測試31

2.1背景介紹31

2.2傳統(tǒng)單板測試方法的困難32

2.2.1在線測試33

2.2.2光學測試33

2.2.3功能測試34

2.3生產制造應用35

2.4JTAG測試技術36

2.5單板級JTAG測試38

2.6JTAG測試的優(yōu)缺點39

第3章IEEE1149.X標準40

3.1IEEE1149.1(邊界掃描測試)40

3.1.1邊界掃描測試概述40

3.1.2邊界掃描硬件結構42

3.1.3邊界掃描描述語言69

3.2IEEE1532(在系統(tǒng)編程)84

3.2.1標準測試與編程語言85

3.2.2在系統(tǒng)配置硬件結構87

3.2.3數據和地址寄存器的訪問89

3.2.4在系統(tǒng)配置指令89

3.2.5在系統(tǒng)編程實現91

3.3IEEE1149.6(高級數字網絡邊界掃描測試)93

3.3.1連接模型93

3.3.2IEEE1149.6架構95

3.3.3IEEE1149.6指令96

3.3.4IEEE1149.6應用實例99

第4章單板級邊界掃描可測性設計100

4.1測試點和測試探針100

4.2應力分析102

4.3菊花鏈103

4.4復位管腳設置104

4.5菊花鏈TAP端口設置104

4.6不同電壓芯片的連接106

4.7優(yōu)選遵循IEEE1149.1芯片108

4.8配置管腳設置108

4.9掃描鏈中芯片個數108

4.10邏輯芯片的設置110

4.11存儲器的連接110

4.12器件族的連接111

4.13其他情況111

4.14測試點的設計111

4.15小結113

第5章邊界掃描測試技術應用116

5.1故障模型116

5.2器件模型117

5.2.1關鍵字符118

5.2.2器件模型實例118

5.3測試算法130

5.3.1計數/補償算法130

5.3.2走步算法131

5.3.3邊界掃描測試流程132

5.4芯片級測試134

5.4.1JTAG總線測試134

5.4.2芯片寄存器測試135

5.5單板級測試139

5.5.1基礎測試139

5.5.2上/下拉測試141

5.5.3互連測試142

5.5.4器件族測試143

5.5.5存儲器測試144

5.6系統(tǒng)級測試145

5.6.1系統(tǒng)級測試結構146

5.6.2多點網關芯片147

5.6.3基于STA112的系統(tǒng)級測試架構149

5.7應用方式150

5.8優(yōu)缺點分析150

第6章串行矢量格式152

6.1引言152

6.2SVF命令集152

6.2.1SVF文件152

6.2.2SVF命令集153

6.3SVF命令詳述154

6.3.1寄存器測試結束155

6.3.2測試頻率設置155

6.3.3寄存器頭設置156

6.3.4并行測試矢量設置158

6.3.5并行管腳映射159

6.3.6測試運行設置160

6.3.7寄存器掃描163

6.3.8狀態(tài)路徑設置165