書 名: Xilinx FPGA數(shù)字電路設(shè)計(jì)

出版時(shí)間: 2012年1月1日

開本: 16開

定價(jià): 85.00元

Xilinx FPGA數(shù)字電路設(shè)計(jì)造價(jià)信息

市場(chǎng)價(jià) 信息價(jià) 詢價(jià)
材料名稱 規(guī)格/型號(hào) 市場(chǎng)價(jià)
（除稅）		 工程建議價(jià)
（除稅）		 行情 品牌 單位 稅率 供應(yīng)商 報(bào)價(jià)日期
彩電 42寸 查看價(jià)格 查看價(jià)格

海爾

 臺(tái) 13% 深圳市首舟科技有限公司
電解板 1.2*1219*C SECCN 查看價(jià)格 查看價(jià)格

邯鄲原廠

 t 13% 佛山市順德區(qū)盈通貿(mào)易有限公司
電解板 0.8*1219*C SECCN 查看價(jià)格 查看價(jià)格

邯鄲原廠

 t 13% 佛山市順德區(qū)盈通貿(mào)易有限公司
電解板 0.9*1219*C SECC 查看價(jià)格 查看價(jià)格

邯鄲原廠

 t 13% 佛山市順德區(qū)盈通貿(mào)易有限公司
電解板 0.6*1219*C SECC 查看價(jià)格 查看價(jià)格

邯鄲原廠

 t 13% 佛山市順德區(qū)盈通貿(mào)易有限公司
電鈴 功率(W):15;品種:普通型電鈴;防護(hù)等級(jí):IP54;額定電壓(V):220 查看價(jià)格 查看價(jià)格

正泰

 個(gè) 13% 江西省士林電氣實(shí)業(yè)有限公司
電鈴 功率(W):15;品種:普通型電鈴;防護(hù)等級(jí):IP54;額定電壓(V):220 查看價(jià)格 查看價(jià)格

正泰

 個(gè) 13% 正泰電氣宣城總經(jīng)銷
電鈴 功率(W):15;品種:普通型電鈴;防護(hù)等級(jí):IP54;額定電壓(V):220 查看價(jià)格 查看價(jià)格

正泰

 個(gè) 13% 廣州市正泰電氣有限公司
材料名稱 規(guī)格/型號(hào) 除稅
信息價(jià)		 含稅
信息價(jià)		 行情 品牌 單位 稅率 地區(qū)/時(shí)間
基電用電 查看價(jià)格 查看價(jià)格

kW·h 梅州市大埔縣2022年2季度信息價(jià)
基電用電 查看價(jià)格 查看價(jià)格

kW·h 梅州市蕉嶺縣2022年2季度信息價(jià)
基電用電 查看價(jià)格 查看價(jià)格

kW·h 梅州市大埔縣2022年1季度信息價(jià)
基電用電 查看價(jià)格 查看價(jià)格

kW·h 梅州市蕉嶺縣2022年1季度信息價(jià)
基電用電 查看價(jià)格 查看價(jià)格

kW·h 梅州市大埔縣2021年3季度信息價(jià)
基電用電 查看價(jià)格 查看價(jià)格

kW·h 梅州市大埔縣2021年1季度信息價(jià)
基電用電 查看價(jià)格 查看價(jià)格

kW·h 梅州市大埔縣2020年3季度信息價(jià)
基電用電 查看價(jià)格 查看價(jià)格

kW·h 梅州市大埔縣2019年2季度信息價(jià)
材料名稱 規(guī)格/需求量 報(bào)價(jià)數(shù) 最新報(bào)價(jià)
（元）		 供應(yīng)商 報(bào)價(jià)地區(qū) 最新報(bào)價(jià)時(shí)間
電路接駁 含爐灶、蒸柜、冰箱、風(fēng)機(jī)等|1項(xiàng) 1 查看價(jià)格 長(zhǎng)沙精博廚房設(shè)備有限公司 全國(guó)   2022-07-05
電路改造 滿足項(xiàng)目設(shè)備電路應(yīng)用,敷設(shè)6平方50米220V電纜,含配電控制開關(guān)、插座等;|1項(xiàng) 3 查看價(jià)格 廣州賽瑞電子有限公司 全國(guó)   2021-12-08
射頻電路 SDVC-75-5|210m 1 查看價(jià)格 深圳利路通電線電纜實(shí)業(yè)有限公司 江蘇  南京市 2010-10-26
圖書信息綜合樓無(wú)機(jī)房、觀光電梯 詳見原檔|2套 1 查看價(jià)格 上海三菱電梯有限公司 全國(guó)   2020-04-18
電路游戲2 展項(xiàng)由展臺(tái)、手柄、導(dǎo)線及溫度計(jì)等組成.搖動(dòng)發(fā)電機(jī)搖柄,速度越快,產(chǎn)生的電流越大,溫度升高的越快;導(dǎo)線越長(zhǎng),電阻越大,溫度升高越快.電流流經(jīng)電線、電器等部位時(shí),因本身的電阻因素,引起電線、電器等發(fā)熱現(xiàn)象.|1項(xiàng) 1 查看價(jià)格 安徽東一特電子技術(shù)有限公司 全國(guó)   2022-09-16
電路游戲2 展項(xiàng)由展臺(tái)、手柄、導(dǎo)線及溫度計(jì)等組成.搖動(dòng)發(fā)電機(jī)搖柄,速度越快,產(chǎn)生的電流越大,溫度升高的越快;導(dǎo)線越長(zhǎng),電阻越大,溫度升高越快.電流流經(jīng)電線、電器等部位時(shí),因本身的電阻因素,引起電線、電器等發(fā)熱現(xiàn)象.|1項(xiàng) 1 查看價(jià)格 合肥金諾數(shù)碼科技股份有限公司 全國(guó)   2022-09-14
電路板 NJ-DCHUB|1塊 3 查看價(jià)格 湖南瀚杰信息科技有限公司 全國(guó)   2020-01-13
電路調(diào)試費(fèi) WNS3-1.25|5205臺(tái) 2 查看價(jià)格 四川省樂(lè)山市福山鍋爐有限公司重慶分公司 重慶  重慶市 2015-12-08

Chapter 1 使用FPGA芯片設(shè)計(jì)數(shù)字電路的方法

1.1 什么是FPGA

1.2 FPGA芯片的發(fā)展過(guò)程及其基本架構(gòu)

1.2.1 PLD的基本架構(gòu)

1.2.2 PLD的種類

1.3 XilinxFPGA的基本架構(gòu)

1.3.1 XilinxSpartan?3ANFPGA的基本架構(gòu)

1.4 XilinxSpartan3ANFPGA芯片型號(hào)代表的意義

1.5 數(shù)字電路的傳統(tǒng)設(shè)計(jì)方法

1.6 使用FPGA設(shè)計(jì)數(shù)字電路的方法

1.6.1 使用繪圖方式設(shè)計(jì)數(shù)字電路的方法

1.6.2 使用VHDL硬件描述語(yǔ)言設(shè)計(jì)數(shù)字電路的方法

1.6.3 使用Verilog硬件描述語(yǔ)言設(shè)計(jì)數(shù)字電路的方法

1.6.4 使用狀態(tài)機(jī)方式設(shè)計(jì)數(shù)字電路的方法

1.7 XilinxISE開發(fā)系統(tǒng)功能簡(jiǎn)介

1.8 使用XilinxISE開發(fā)系統(tǒng)設(shè)計(jì)FPGA及CPLD操作方式的差異

1.9 XilinxISimSimulator簡(jiǎn)介

1.1 0ModelSim模擬器簡(jiǎn)介

Chapter2 XilinxISEWebPACK及ModelSimXE

模擬器的下載及安裝

2.1 ISEWebPACK軟件的下載

2.1.1 登錄Xilinx公司網(wǎng)站

2.1.2 進(jìn)行注冊(cè)

2.1.3 下載ISEWebPACK軟件

2.1.4 ISEWebPACK更新文件的下載

2.1.5 License文件的產(chǎn)生及下載

2.2 ISEWebPACK軟件的安裝

2.3 XilinxISEWebPACK的更新

2.4 ModelSimXE模擬器的下載及安裝

2.4.1 ModelSimXE模擬器的下載

2.4.2 ModelSimXE模擬器的安裝

2.4.3 MdelSimLicense文件的下載及安裝

2.5 ISEWebPACKLicense文件的更新方法

Chapter3 FPGA芯片開發(fā)板

3.1 概述

3.2 依元素XC3S200AN_FT256FPGA芯片開發(fā)板

3.3 依元素XC3S200AN_FT256開發(fā)板外圍裝置與FPGA芯片引腳

3.3.1 電源裝置

3.3.2 輸入裝置

3.3.3 輸出裝置

3.3.4 RS232傳輸接口

3.3.5 XilinxSpartan3ANXC3S200AN?FTG256FPGA芯片

3.3.6 J1Connector

3.3.7 J2Connector

3.4 XC3S200AN_FT256開發(fā)板的下載方式

Chapter4 XilinxISE的簡(jiǎn)易操作步驟

4.1 如何進(jìn)入ISEProjectNavigator窗口

4.2 如何新建工程

4.3 如何離開所建立的工程

4.4 ProjectNavigator窗口功能介紹

4.5 如何打開一個(gè)舊的工程

4.6 基本邏輯門介紹

4.6.1 非門的電路符號(hào)、布爾代數(shù)式及真值表

4.6.2 或門的電路符號(hào)、布爾代數(shù)式及真值表

4.6.3 與門的電路符號(hào)、布爾代數(shù)式及真值表

4.6.4 異或門的電路符號(hào)、布爾代數(shù)式及真值表

4.7 基本邏輯門設(shè)計(jì)方法

4.7.1 取出邏輯門組件

4.7.2 緩沖器組件的取出

4.7.3 執(zhí)行連線的動(dòng)作

4.7.4 加入輸入/輸出端

4.7.5 定義輸入/輸出端名稱

4.8 基本邏輯門功能模擬的執(zhí)行

4.8.1 TestBench的產(chǎn)生

4.8.2 TestBench語(yǔ)法的檢查

4.8.3 使用ISim模擬器的模擬方法

4.8.4 模擬時(shí)間的設(shè)定

4.8.5 使用ModelSim模擬器的模擬方法

4.9 設(shè)計(jì)執(zhí)行

4.9.1 ImplementationConstraintsFile的設(shè)定

4.9.2 ImplementDesign的執(zhí)行

4.10 使用FPGAEditor查看芯片布局與布線

4.11 FPGA芯片資源利用報(bào)告的查看

4.12 ConfigurationData的產(chǎn)生

4.13 時(shí)序模擬的執(zhí)行

4.13.1 使用ModelSim執(zhí)行時(shí)序模擬的方法

4.13.2 使用XilinxISimSimulator執(zhí)行時(shí)序模擬的方法

4.14 Configuration的執(zhí)行

4.14.1 直接下載至FPGA芯片

4.14.2 下載至FPGA芯片內(nèi)部的FlashMemory

4.14.3 USB下載線的連接方法

4.14.4 直接下載至FPGA與下載至FPGAFlash的差異

4.15 以HDL硬件描述語(yǔ)言設(shè)計(jì)數(shù)字電路的方法

Chapter5 組合邏輯設(shè)計(jì)實(shí)例

5.1 編碼器

5.1.1 十進(jìn)制對(duì)二進(jìn)制編碼器

5.1.2 使用繪圖方式的設(shè)計(jì)方法

5.1.3 功能模擬的執(zhí)行

5.1.4 ModelSim模擬器的簡(jiǎn)易操作

5.1.5 將十進(jìn)制對(duì)二進(jìn)制編碼器設(shè)計(jì)成組件模塊使用

5.1.6 十進(jìn)制對(duì)二進(jìn)制編碼器組件模塊的模擬及下載

5.2 如何將建立的組件模塊用于別的工程

5.3 BCD譯碼器

5.3.1 BCD譯碼器的基本電路

5.3.2 使用繪圖方式的設(shè)計(jì)方法

5.3.3 將BCD譯碼器組成組件模塊使用

5.3.4 再使用ModelSim模擬電路的功能

5.3.5 執(zhí)行及下載

5.4 2對(duì)4譯碼器

5.5 多路分配器

5.5.1 1對(duì)4多路分配器

5.6 多路選擇器

5.6.1 4對(duì)1多路選擇器

5.7 一位全加器的設(shè)計(jì)

5.7.1 一位半加器

5.7.2 一位全加器

5.8 二位全加器的設(shè)計(jì)

5.9 BCD七段顯示器譯碼器的設(shè)計(jì)

5.9.1 七段顯示器的基本架構(gòu)

5.9.2 七段顯示器譯碼器的真值表

5.9.3 布爾代數(shù)式

5.9.4 邏輯電路圖

5.9.5 使用XilinxECS繪圖

5.9.6 使用ModelSim執(zhí)行電路功能模擬

5.9.7 將七段顯示器譯碼器設(shè)計(jì)成組件模塊使用

5.9.8 再使用ModelSim模擬電路的功能

5.9.9 ImplementationConstraintsFile的執(zhí)行

5.9.1 0ImplementDesign的執(zhí)行

5.9.1 1時(shí)序模擬的執(zhí)行

5.9.1 2Configuration的執(zhí)行

Chapter6 時(shí)序邏輯電路設(shè)計(jì)

6.1 四位異步加法計(jì)數(shù)器的設(shè)計(jì)

6.2 不同頻率時(shí)鐘脈沖產(chǎn)生電路的設(shè)計(jì)

6.3 具有七段顯示器譯碼器的四位異步加法計(jì)數(shù)器的設(shè)計(jì)

Chapter7 VHDL硬件描述語(yǔ)言設(shè)計(jì)方法

7.1 使用VHDL硬件描述語(yǔ)言設(shè)計(jì)數(shù)字電路

7.1.1 使用ISEHDLTextEditor編輯VHDL硬件描述語(yǔ)言設(shè)計(jì)

電路

7.1.2 使用ISE語(yǔ)言樣板設(shè)計(jì)VHDL硬件描述語(yǔ)言的方法

7.2 VHDL硬件描述語(yǔ)言的基本架構(gòu)組成

7.2.1 Library聲明的格式

7.2.2 Use聲明的格式

7.2.3 Entity電路實(shí)體的描述格式

7.2.4 Architecture結(jié)構(gòu)體的描述格式

7.2.5 Structure聲明所使用的格式及范例

7.2.6 Dataflow描述的格式及范例

7.2.7 Behavioral行為描述的格式及范例

7.2.8 組成聲明描述的格式及范例

Chapter8 VHDL硬件描述語(yǔ)言的描述規(guī)則

8.1 VHDL硬件描述語(yǔ)言指令的命名規(guī)則

8.1.1 VHDL的批注

8.2 VHDL語(yǔ)句的描述形式

8.3 VHDL的常用指令

8.3.1 IF條件式

8.3.2 WHEN…ELSE語(yǔ)句

8.3.3 CASE…IS…WHEN…WHENOTHERS語(yǔ)句

8.3.4 WITH…SELECT…WHEN…WHENOTHERS語(yǔ)句

8.3.5 LOOP語(yǔ)句

8.3.6 NEXT語(yǔ)句

8.3.7 WAIT語(yǔ)句

8.4 VHDL中所使用的運(yùn)算符

8.5 VHDL的保留字

Chapter9VHDL設(shè)計(jì)實(shí)例

9.1 3對(duì)8譯碼器

9.2 十六進(jìn)制加減計(jì)數(shù)器

9.2.1 分頻器的設(shè)計(jì)

9.2.2 十六進(jìn)制加減計(jì)數(shù)器的設(shè)計(jì)

9.2.3 多路選擇器

9.2.4 七段顯示器譯碼器的設(shè)計(jì)

9.2.5 十六進(jìn)制加減計(jì)數(shù)器完整電路的設(shè)計(jì)

9.3 BCD加減計(jì)數(shù)器

9.3.1 BCD加減計(jì)數(shù)器的設(shè)計(jì)方法

9.3.2 分頻器、多路選擇器、七段顯示器譯碼器模塊的導(dǎo)入

9.3.3 BCD加減計(jì)數(shù)電路的完整設(shè)計(jì)

9.4 跑馬燈

9.4.1 八位右移寄存器的設(shè)計(jì)

9.4.2 完整跑馬燈的設(shè)計(jì)

Chapter10VHDL專題設(shè)計(jì)

1018×8點(diǎn)陣LED

1011基本架構(gòu)

1012設(shè)計(jì)方法

1013合成及下載

102液晶顯示

1021液晶顯示模塊基本架構(gòu)

1022LCM工作原理

1023設(shè)計(jì)方法

1024VHDL設(shè)計(jì)

1025合成及下載

1026LCD由右向左移位顯示的設(shè)計(jì)

103鍵盤

1031鍵盤讀取基本原理

1032設(shè)計(jì)方法一

1033設(shè)計(jì)方法二

104蜂鳴器

1041蜂鳴器發(fā)音的基本原理

1042設(shè)計(jì)方法

105RS232接口

1051打開一個(gè)新工程

1052VHDL設(shè)計(jì)

1053合成及下載

1054計(jì)算機(jī)超級(jí)終端的設(shè)置

參考文獻(xiàn)641

Xilinx FPGA數(shù)字電路設(shè)計(jì)圖書信息常見問(wèn)題

  • 房屋電路設(shè)計(jì)圖

    所有電路都是先從配電箱出來(lái)，一個(gè)回路的燈是火線到開關(guān)再到燈頭，每個(gè)燈零線全部串聯(lián)。每一個(gè)回路插座是先插座1、再插座2等全部串聯(lián)。

  • 房屋電路設(shè)計(jì)圖

    所有電路都是先從配電箱出來(lái)，一個(gè)回路的燈是火線到開關(guān)再到燈頭，每個(gè)燈零線全部串聯(lián)。每一個(gè)回路插座是先插座1、再插座2等全部串聯(lián)。

  • 民房電路設(shè)計(jì)圖

    你是問(wèn)我們要設(shè)計(jì)圖呀？你自己算下蓋多大面積房屋，家庭用電設(shè)備主要是哪些。只要不是小工廠小作坊，不用什么設(shè)計(jì)圖的。當(dāng)然如果你是蓋成棟樓就另說(shuō)了，你問(wèn)題也沒(méi)問(wèn)清楚。

Xilinx FPGA數(shù)字電路設(shè)計(jì)圖書信息文獻(xiàn)

數(shù)字電路設(shè)計(jì)中的抗干擾技術(shù)分析 數(shù)字電路設(shè)計(jì)中的抗干擾技術(shù)分析

格式：pdf

大?。?span id="v66kega" class="single-tag-height">119KB

頁(yè)數(shù)： 2頁(yè)

評(píng)分： 4.8

現(xiàn)在我國(guó)電子技術(shù)已經(jīng)得到了很大的發(fā)展前進(jìn),集成電路也已經(jīng)得到了廣泛的應(yīng)用.在數(shù)字電路之中,數(shù)字集成電路已經(jīng)成為了不可或缺的一部分.這是因?yàn)閿?shù)字集成電路存在很大的優(yōu)勢(shì),比如說(shuō)具有極強(qiáng)的抗干擾性,同時(shí)其噪聲容限也相對(duì)較強(qiáng),但是其也和其他電路類型相同,容易被數(shù)字電路內(nèi)部因素以及外部因素的干擾,同時(shí)若是在使用階段不能夠科學(xué)裝配,則可能會(huì)造成數(shù)字電路因受到過(guò)大的干擾,造成其不能夠正常運(yùn)行.所以一定要使用有效的抑制干擾辦法,從而使干擾的影響可以減少到最低.本文主要探究了在數(shù)字電路設(shè)計(jì)環(huán)節(jié),抗干擾技術(shù)的主要應(yīng)用.

立即下載
數(shù)字電路設(shè)計(jì)中的抗干擾技術(shù) 數(shù)字電路設(shè)計(jì)中的抗干擾技術(shù)

格式：pdf

大?。?span id="wdtexrv" class="single-tag-height">119KB

頁(yè)數(shù)： 2頁(yè)

評(píng)分： 4.4

文章結(jié)合實(shí)際設(shè)計(jì)經(jīng)驗(yàn),對(duì)數(shù)字電路設(shè)計(jì)中的抗干擾技術(shù)作了詳細(xì)論述,為提高數(shù)字電路的抗干擾能力提供參考。

立即下載

本書以Xilinx公司的FPGA器件為開發(fā)平臺(tái)，采用MATLAB及VHDL語(yǔ)言開發(fā)工具，詳細(xì)闡述了數(shù)字濾波器的實(shí)現(xiàn)原理、結(jié)構(gòu)、方法及仿真測(cè)試過(guò)程，并通過(guò)大量工程實(shí)例分析其在FPGA實(shí)現(xiàn)過(guò)程中的具體技術(shù)細(xì)節(jié)。其主要內(nèi)容包括FIR濾波器、IIR濾波器、多速率濾波器、自適應(yīng)濾波器、變換域?yàn)V波器、解調(diào)系統(tǒng)的濾波器設(shè)計(jì)等。

查看詳情

本書圍繞高速串行傳輸技術(shù)，重點(diǎn)關(guān)注Xilinx FPGA支持的串行傳輸解決方案，并以XAUI和PCI-E協(xié)議為例講解。目前Xilinx FPGA技術(shù)的相關(guān)書籍大多注重基礎(chǔ)開發(fā)經(jīng)驗(yàn)，未見講述專業(yè)性較強(qiáng)的接口傳輸技術(shù)類書籍。

查看詳情

第1章 數(shù)字濾波器及FPGA概述 （1）

1.1 濾波器概述 （2）

1.1.1 濾波器簡(jiǎn)介 （2）

1.1.2 數(shù)字濾波器的分類 （3）

1.1.3 濾波器的特征參數(shù) （5）

1.2 FPGA基本知識(shí) （5）

1.2.1 FPGA的基本概念及發(fā)展歷程 （5）

1.2.2 FPGA的結(jié)構(gòu)和工作原理 （7）

1.2.3 IP核的概念 （13）

1.3 FPGA在數(shù)字信號(hào)處理中的應(yīng)用 （13）

1.4 Xilinx器件簡(jiǎn)介 （14）

1.4.1 Spartan系列器件 （17）

1.4.2 Virtex系列器件 （20）

1.4.3 PROM 芯片介紹 （26）

1.5 FPGA信號(hào)處理板CXD301 （27）

1.6 小結(jié) （29）

第2章 設(shè)計(jì)語(yǔ)言及環(huán)境介紹 （31）

2.1 HDL語(yǔ)言簡(jiǎn)介 （32）

2.1.1 HDL語(yǔ)言的特點(diǎn)及優(yōu)勢(shì) （32）

2.1.2 選擇VHDL還是Verilog HDL （33）

2.2 VHDL語(yǔ)言基礎(chǔ) （34）

2.2.1 程序結(jié)構(gòu) （35）

2.2.2 數(shù)據(jù)類型 （37）

2.2.3 數(shù)據(jù)對(duì)象 （40）

2.2.4 運(yùn)算符 （40）

2.2.5 VHDL語(yǔ)句 （46）

2.3 FPGA開發(fā)工具及設(shè)計(jì)流程 （51）

2.3.1 ISE開發(fā)套件 （51）

2.3.2 ModelSim仿真軟件 （55）

2.3.3 Synplicity綜合軟件 （57）

2.3.4 FPGA設(shè)計(jì)流程 （58）

2.4 MATLAB軟件 （60）

2.4.1 MATLAB軟件簡(jiǎn)介 （60）

2.4.2 常用的信號(hào)處理函數(shù) （63）

2.5 MATLAB與ISE的數(shù)據(jù)交換 （69）

2.6 小結(jié) （70）

第3章 FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理基礎(chǔ) （71）

3.1 FPGA中數(shù)的表示 （72）

3.1.1 萊布尼茲與二進(jìn)制 （72）

3.1.2 定點(diǎn)數(shù)表示 （73）

3.1.3 浮點(diǎn)數(shù)表示 （74）

3.2 FPGA中數(shù)的運(yùn)算 （77）

3.2.1 加/減法運(yùn)算 （77）

3.2.2 乘法運(yùn)算 （80）

3.2.3 除法運(yùn)算 （83）

3.2.4 有效數(shù)據(jù)位的計(jì)算 （83）

3.3 有限字長(zhǎng)效應(yīng) （86）

3.3.1 字長(zhǎng)效應(yīng)的產(chǎn)生因素 （86）

3.3.2 A/D變換的字長(zhǎng)效應(yīng) （87）

3.3.3 系統(tǒng)運(yùn)算中的字長(zhǎng)效應(yīng) （88）

3.4 FPGA中的常用處理模塊 （90）

3.4.1 乘法器模塊 （90）

3.4.2 除法器模塊 （95）

3.4.3 浮點(diǎn)運(yùn)算模塊 （98）

3.4.4 濾波器模塊 （100）

3.4.5 數(shù)字頻率器模塊 （102）

3.5 小結(jié) （104）

第4章 FIR濾波器的FPGA設(shè)計(jì)與實(shí)現(xiàn) （105）

4.1 FIR濾波器的理論基礎(chǔ) （106）

4.1.1 線性時(shí)不變系統(tǒng) （106）

4.1.2 FIR濾波器的原理 （108）

4.1.3 FIR濾波器的特性 （109）

4.1.4 FIR濾波器的結(jié)構(gòu)形式 （113）

4.2 FIR濾波器的設(shè)計(jì)方法 （117）

4.2.1 窗函數(shù)法 （117）

4.2.2 頻率取樣法 （119）

4.2.3 最優(yōu)設(shè)計(jì)方法 （120）

4.3 FIR濾波器的MATLAB設(shè)計(jì) （121）

4.3.1 采用fir1函數(shù)設(shè)計(jì) （121）

4.3.2 采用kaiserord函數(shù)設(shè)計(jì) （126）

4.3.3 采用fir2函數(shù)設(shè)計(jì) （127）

4.3.4 采用firpm函數(shù)設(shè)計(jì) （128）

4.3.5 采用FDATOOL工具設(shè)計(jì) （130）

4.4 FIR濾波器的FPGA實(shí)現(xiàn) （132）

4.4.1 量化濾波器系數(shù) （132）

4.4.2 串行結(jié)構(gòu)的FPGA實(shí)現(xiàn) （134）

4.4.3 并行結(jié)構(gòu)的FPGA實(shí)現(xiàn) （141）

4.4.4 分布式結(jié)構(gòu)的FPGA實(shí)現(xiàn) （144）

4.4.5 不同結(jié)構(gòu)的性能對(duì)比分析 （149）

4.4.6 采用FIR核實(shí)現(xiàn) （150）

4.5 FIR濾波器的板載測(cè)試 （155）

4.5.1 硬件接口電路 （155）

4.5.2 板載測(cè)試程序 （155）

4.5.3 板載測(cè)試驗(yàn)證 （161）

4.5 小結(jié) （163）

第5章 IIR濾波器的MATLAB與FPGA實(shí)現(xiàn) （165）

5.1 IIR濾波器的理論基礎(chǔ) （166）

5.1.1 IIR濾波器的原理及特性 （166）

5.1.2 IIR濾波器的結(jié)構(gòu)形式 （166）

5.1.3 IIR與FIR濾波器的比較 （169）

5.2 IIR濾波器的設(shè)計(jì)方法 （170）

5.2.1 幾種典型的模擬濾波器 （170）

5.2.2 原型轉(zhuǎn)換設(shè)計(jì)法 （172）

5.2.3 直接設(shè)計(jì)法 （173）

5.3 IIR濾波器的MATLAB設(shè)計(jì) （174）

5.3.1 采用butter函數(shù)設(shè)計(jì) （174）

5.3.2 采用cheby1函數(shù)設(shè)計(jì) （175）

5.3.3 采用cheby2函數(shù)設(shè)計(jì) （175）

5.3.4 采用ellip函數(shù)設(shè)計(jì) （176）

5.3.5 采用yulewalk函數(shù)設(shè)計(jì) （176）

5.3.6 幾種設(shè)計(jì)函數(shù)的比較 （177）

5.3.7 采用FDATOOL工具設(shè)計(jì) （179）

5.4 IIR濾波器的FPGA實(shí)現(xiàn) （180）

5.4.1 量化直接型結(jié)構(gòu)的系數(shù)及運(yùn)算字長(zhǎng) （180）

5.4.2 直接型結(jié)構(gòu)的FPGA實(shí)現(xiàn) （184）

5.4.3 直接型結(jié)構(gòu)FPGA實(shí)現(xiàn)后的測(cè)試仿真 （190）

5.4.4 量化級(jí)聯(lián)型結(jié)構(gòu)的系數(shù) （194）

5.4.5 級(jí)聯(lián)型結(jié)構(gòu)的FPGA實(shí)現(xiàn) （195）

5.4.6 級(jí)聯(lián)型結(jié)構(gòu)FPGA實(shí)現(xiàn)后的測(cè)試仿真 （200）

5.5 IIR濾波器的板載測(cè)試 （201）

5.5.1 硬件接口電路 （201）

5.5.2 板載測(cè)試程序 （202）

5.5.3 板載測(cè)試驗(yàn)證 （205）

5.6 小結(jié) （206）

第6章 多速率濾波器的FPGA實(shí)現(xiàn) （207）

6.1 多速率信號(hào)處理基礎(chǔ)知識(shí) （208）

6.1.1 多速率信號(hào)處理的概念及作用 （208）

6.1.2 多速率信號(hào)處理的一般步驟 （209）

6.1.3 軟件無(wú)線電中的多速率處理 （209）

6.2 抽取與內(nèi)插處理 （211）

6.2.1 整數(shù)倍抽取 （211）

6.2.2 整數(shù)倍內(nèi)插 （213）

6.2.3 比值為有理數(shù)的抽樣率轉(zhuǎn)換 （215）

6.3 CIC濾波器 （215）

6.3.1 CIC濾波器的原理 （215）

6.3.2 CIC濾波器的應(yīng)用條件 （218）

6.3.3 單級(jí)CIC濾波器的FPGA實(shí)現(xiàn) （219）

6.3.4 多級(jí)CIC濾波器的FPGA實(shí)現(xiàn) （221）

6.3.5 CIC濾波器IP核的使用 （229）

6.3.6 CIC濾波器的板載測(cè)試 （231）

6.4 FIR半帶濾波器 （236）

6.4.1 半帶濾波器的原理 （236）

6.4.2 半帶濾波器的MATLAB設(shè)計(jì) （237）

6.4.3 多級(jí)半帶濾波器的設(shè)計(jì) （239）

6.4.4 多級(jí)半帶濾波器的FPGA實(shí)現(xiàn) （241）

6.5 多相分解技術(shù) （247）

6.5.1 多相分解技術(shù)的一般概念 （247）

6.5.2 整數(shù)倍抽取器的多相結(jié)構(gòu) （248）

6.6 小結(jié) （251）

第7章 自適應(yīng)濾波器的FPGA實(shí)現(xiàn) （253）

7.1 自適應(yīng)濾波器簡(jiǎn)介 （254）

7.1.1 自適應(yīng)濾波器的概念 （254）

7.1.2 自適應(yīng)濾波器的應(yīng)用 （255）

7.1.3 自適應(yīng)算法的一般原理 （257）

7.2 LMS算法 （259）

7.2.1 LMS算法的原理 （259）

7.2.2 LMS算法的實(shí)現(xiàn)結(jié)構(gòu) （259）

7.2.3 LMS算法的字長(zhǎng)效應(yīng) （261）

7.2.4 符號(hào)LMS算法原理 （262）

7.2.5 LMS算法的MATLAB仿真 （263）

7.3 自適應(yīng)線性濾波器的FPGA實(shí)現(xiàn) （267）

7.3.1 自適應(yīng)線性濾波器原理 （267）

7.3.2 利用線性濾波器實(shí)現(xiàn)通道失配校正 （267）

7.3.3 校正算法的 MATLAB仿真 （269）

7.3.4 校正算法的VHDL實(shí)現(xiàn) （270）

7.3.5 FPGA實(shí)現(xiàn)后的仿真測(cè)試 （274）

7.4 自適應(yīng)均衡器的FPGA實(shí)現(xiàn) （276）

7.4.1 自適應(yīng)均衡器原理 （276）

7.4.2 自適應(yīng)均衡器的MATLAB仿真 （277）

7.4.3 自適應(yīng)均衡器的VHDL實(shí)現(xiàn) （279）

7.4.4 FPGA實(shí)現(xiàn)后的仿真測(cè)試 （284）

7.5 智能天線陣的FPGA實(shí)現(xiàn) （285）

7.5.1 智能天線陣的概念及原理 （285）

7.5.2 自適應(yīng)天線陣的MATLAB仿真 （288）

7.5.3 自適應(yīng)天線陣的VHDL實(shí)現(xiàn) （290）

7.5.4 FPGA實(shí)現(xiàn)后的仿真測(cè)試 （293）

7.6 自適應(yīng)陷波器的FPGA實(shí)現(xiàn) （293）

7.6.1 自適應(yīng)陷波器原理 （293）

7.6.2 自適應(yīng)陷波器的MATLAB仿真 （295）

7.6.3 自適應(yīng)陷波器的VHDL實(shí)現(xiàn) （298）

7.6.4 FPGA實(shí)現(xiàn)后的仿真測(cè)試 （301）

7.7 自適應(yīng)陷波器的板載測(cè)試 （302）

7.7.1 硬件接口電路 （302）

7.7.2 板載測(cè)試程序 （302）

7.7.3 板載測(cè)試驗(yàn)證 （309）

7.8 小結(jié) （311）

第8章 變換域?yàn)V波器的FPGA實(shí)現(xiàn) （313）

8.1 變換域?yàn)V波器簡(jiǎn)介 （314）

8.2 快速傅里葉變換 （314）

8.2.1 離散傅里葉變換 （314）

8.2.2 DFT存在的問(wèn)題 （316）

8.2.3 FFT算法的基本思想 （317）

8.2.4 FFT算法的MATLAB仿真 （318）

8.3 FFT核的使用 （320）

8.3.1 FFT核簡(jiǎn)介 （320）

8.3.2 FFT核的接口及時(shí)序 （321）

8.4 頻域?yàn)V波器的原理及MATLAB仿真 （323）

8.4.1 抗窄帶干擾濾波器的原理 （323）

8.4.2 檢測(cè)門限的選取 （324）

8.4.3 頻域?yàn)V波器的MATLAB仿真 （325）

8.5 頻域?yàn)V波器的FPGA實(shí)現(xiàn) （327）

8.5.1 FPGA實(shí)現(xiàn)的總體結(jié)構(gòu)設(shè)計(jì) （327）

8.5.2 速率變換模塊的設(shè)計(jì)與實(shí)現(xiàn) （329）

8.5.3 FFT及濾波設(shè)計(jì)與實(shí)現(xiàn) （334）

8.5.4 IFFT及數(shù)據(jù)輸出設(shè)計(jì)與實(shí)現(xiàn) （339）

8.5.5 頂層文件設(shè)計(jì)及實(shí)現(xiàn) （343）

8.5.6 FPGA實(shí)現(xiàn)后的仿真測(cè)試 （345）

8.6 頻域?yàn)V波器的板載測(cè)試 （346）

8.6.1 硬件接口電路 （346）

8.6.2 板載測(cè)試程序 （347）

8.6.3 板載測(cè)試驗(yàn)證 （352）

8.6 小結(jié) （354）

第9章 解調(diào)系統(tǒng)濾波器的FPGA實(shí)現(xiàn) （355）

9.1 數(shù)字接收機(jī)的一般原理 （356）

9.1.1 通用數(shù)字接收機(jī)處理平臺(tái) （356）

9.1.2 基本調(diào)制解調(diào)技術(shù) （357）

9.1.3 改進(jìn)的數(shù)字調(diào)制解調(diào)技術(shù) （359）

9.2 DPSK調(diào)制解調(diào)原理 （360）

9.2.1 DPSK調(diào)制原理及信號(hào)特征 （360）

9.2.2 DPSK信號(hào)的MATLAB仿真 （361）

9.2.3 DPSK解調(diào)原理 （364）

9.3 DPSK解調(diào)參數(shù)設(shè)計(jì) （366）

9.3.1 數(shù)字下變頻器設(shè)計(jì) （367）

9.3.2 低通濾波器設(shè)計(jì) （368）

9.3.3 數(shù)字鑒相器設(shè)計(jì) （369）

9.3.4 環(huán)路濾波器設(shè)計(jì) （370）

9.3.5 載波同步環(huán)設(shè)計(jì)的一般步驟 （372）

9.4 Costas環(huán)的FPGA實(shí)現(xiàn) （373）

9.4.1 頂層模塊的VHDL實(shí)現(xiàn) （373）

9.4.2 鑒相器及環(huán)路濾波器的VHDL實(shí)現(xiàn) （376）

9.4.3 Costas環(huán)實(shí)現(xiàn)后的仿真測(cè)試 （378）

9.5 Costas環(huán)的板載實(shí)驗(yàn) （379）

9.5.1 硬件接口電路 （379）

9.5.2 板載測(cè)試程序 （380）

9.5.3 板載測(cè)試驗(yàn)證 （384）

9.6 小結(jié) （385）

參考文獻(xiàn) （387）

查看詳情
Xilinx FPGA數(shù)字電路設(shè)計(jì)相關(guān)推薦
  • 相關(guān)百科
  • 相關(guān)知識(shí)
  • 相關(guān)專欄

最新詞條

安徽省政采項(xiàng)目管理咨詢有限公司 數(shù)字景楓科技發(fā)展（南京）有限公司 懷化市人民政府電子政務(wù)管理辦公室 河北省高速公路京德臨時(shí)籌建處 中石化華東石油工程有限公司工程技術(shù)分公司 手持無(wú)線POS機(jī) 廣東合正采購(gòu)招標(biāo)有限公司 上海城建信息科技有限公司 甘肅鑫禾國(guó)際招標(biāo)有限公司 燒結(jié)金屬材料 齒輪計(jì)量泵 廣州采陽(yáng)招標(biāo)代理有限公司河源分公司 高鋁碳化硅磚 博洛尼智能科技（青島）有限公司 燒結(jié)剛玉磚 深圳市東海國(guó)際招標(biāo)有限公司 搭建香蕉育苗大棚 SF計(jì)量單位 福建省中億通招標(biāo)咨詢有限公司 泛海三江 威海鼠尾草 廣東國(guó)咨招標(biāo)有限公司 Excel 數(shù)據(jù)處理與分析應(yīng)用大全 甘肅中泰博瑞工程項(xiàng)目管理咨詢有限公司 山東創(chuàng)盈項(xiàng)目管理有限公司 當(dāng)代建筑大師 廣西北纜電纜有限公司 拆邊機(jī) 大山檳榔 上海地鐵維護(hù)保障有限公司通號(hào)分公司 甘肅中維國(guó)際招標(biāo)有限公司 舌花雛菊 華潤(rùn)燃?xì)猓ㄉ虾＃┯邢薰? 湖北鑫宇陽(yáng)光工程咨詢有限公司 GB8163標(biāo)準(zhǔn)無(wú)縫鋼管 中國(guó)石油煉化工程建設(shè)項(xiàng)目部 韶關(guān)市優(yōu)采招標(biāo)代理有限公司 莎草目 建設(shè)部關(guān)于開展城市規(guī)劃動(dòng)態(tài)監(jiān)測(cè)工作的通知 電梯平層準(zhǔn)確度 廣州利好來(lái)電氣有限公司 蘇州弘創(chuàng)招投標(biāo)代理有限公司