反相器反相器定義

反相器是可以將輸入信號(hào)的相位反轉(zhuǎn)180度，這種電路應(yīng)用在模擬電路，比如說音頻放大，時(shí)鐘振蕩器等。在電子線路設(shè)計(jì)中，經(jīng)常要用到反相器。隨著微電子技術(shù)與工藝的不斷發(fā)展和創(chuàng)新，以計(jì)算機(jī)為代表的各類數(shù)字電子產(chǎn)品應(yīng)用越來越廣泛，與此同時(shí)也面臨著更加復(fù)雜的電磁環(huán)境。CMOS 反相器是幾乎所有數(shù)字集成電路設(shè)計(jì)的核心，它具有較大的噪聲容限、極高的輸入電阻、極低的靜態(tài)功耗以及對(duì)噪聲和干擾不敏感等優(yōu)點(diǎn)，因此廣泛應(yīng)用于數(shù)字集成電路中。HPM可以通過縫隙、孔洞以及外露連接線纜等“后門”途徑，耦合進(jìn)入電子系統(tǒng)內(nèi)部，影響系統(tǒng)內(nèi)器件的正常工作，CMOS 反相器作為構(gòu)成數(shù)字集成電路最基礎(chǔ)的功能單元和數(shù)字電子系統(tǒng)中最為典型的器件，極易受 HPM“后門”耦合作用的影響，進(jìn)而產(chǎn)生干擾、擾亂或直接損傷效應(yīng)。另外，CMOS 反相器有明確的邏輯功能，HPM 或者其它類型的強(qiáng)電磁脈沖對(duì)其產(chǎn)生的擾亂效應(yīng)相比于對(duì)其它器件來講更加明顯。因此，研究數(shù)字集成電路或者數(shù)字電子系統(tǒng)的 HPM 效應(yīng)，可以從 CMOS 反相器的HPM 效應(yīng)研究入手。已有研究指出 HPM 可以引起 CMOS 反相器的閂鎖(latch-up)效應(yīng)，進(jìn)而導(dǎo)致擾亂效應(yīng)，Kim等人對(duì)CMOS反相器的HPM效應(yīng)進(jìn)行了大量的實(shí)驗(yàn)研究，得到了一些重要結(jié)論，比如，當(dāng)HPM頻率較高時(shí)其引發(fā)的CMOS反相器擾亂效應(yīng)將會(huì)被抑制等， CMOS 反相器在 HPM 作用下會(huì)發(fā)生閂鎖效應(yīng)并導(dǎo)致功能擾亂，但是一段時(shí)間后其功能可能會(huì)恢復(fù)正常，HPM 引起 CMOS 反相器閂鎖效應(yīng)的能量閾值特性。這些報(bào)道多數(shù)都是 HPM 效應(yīng)實(shí)驗(yàn)的結(jié)果描述和規(guī)律統(tǒng)計(jì)，而針對(duì)具體效應(yīng)與規(guī)律進(jìn)行機(jī)理分析和微觀解釋的研究則相對(duì)較少。

反相器TTL非門

典型TTL與非門電路電路組成：輸入級(jí)——晶體管T1和電阻Rb1構(gòu)成。中間級(jí)——晶體管T2和電阻Rc2、Re2構(gòu)成。輸出級(jí)——晶體管T3、T4、D和電阻Rc4構(gòu)成，推拉式結(jié)構(gòu)，在正常工作時(shí)，T4和T3總是一個(gè)截止，另一個(gè)飽和。當(dāng)輸入Vi=3.6V(高電平)Vb1=3.6 0.7=4.3V 足以使T1(bc結(jié))T2(be結(jié))T3 (be結(jié))同時(shí)導(dǎo)通, 一但導(dǎo)通Vb1=0.7 0.7 0.7=2.1V(固定值),此時(shí)V1發(fā)射結(jié)必截止(倒置放大狀態(tài))。Vc2=Vces Vbe2=0.2 0.7=0.9V 不足以T3和D同時(shí)導(dǎo)通,T4和D均截止。V0=0.2V (低電平)當(dāng)輸入Vi=0.2V(低電平)Vb1=0.2 0.7=0.9V不 足以使T1(bc結(jié))T2(be結(jié))T3 (be結(jié))同時(shí)導(dǎo)通,T2 T3均截止, 同時(shí)Vcc---Rc2----T4---D---負(fù)載形成通路,T4和D均導(dǎo)通。V0=Vcc-VRc2(可略)-Vbe4-VD=5-0.7-0.7 =3.6(高電平)結(jié)論:輸入高,輸出低;輸入低,輸出高(非邏輯)。TTL優(yōu)勢(shì)：工作速度快 、帶負(fù)載能力強(qiáng) 、傳輸特性好。TTL反相器的電壓傳輸特性：電壓傳輸特性是指輸出電壓跟隨輸入電壓變化的關(guān)系曲線，即UO=f(uI)函數(shù)關(guān)系。其曲線大致分為四段：AB段(截止區(qū))：當(dāng)UI≤0.6V時(shí)，T1工作在深飽和狀態(tài)，Uces1<0.1V，Vbe2<0.7V，故T2、 T3截止，D、T4均導(dǎo)通， 輸出高電平UOH=3.6V。TTL反相器的電壓傳輸特性 BC段(線性區(qū))：當(dāng)0.6V≤UI<1.3V時(shí)，0.7V≤Vb2<1.4V，T2開始導(dǎo)通，T3尚未導(dǎo)通。此時(shí)T2處于放大狀態(tài)，其集電極電壓Vc2隨著UI的增加而下降，使輸出電壓UO也下降 。CD段(轉(zhuǎn)折區(qū))：1.3V≤UI<1.4V，當(dāng)UI略大于1.3V時(shí)， T2 T3均導(dǎo)通， T3進(jìn)入飽和狀態(tài)，輸出電壓UO迅速下降。DE段(飽和區(qū))：當(dāng)UI≥1.4V時(shí)，隨著UI增加 T1進(jìn)入倒置工作狀態(tài)，D截止，T4截止，T2、T3飽和，因而輸出低電平UOL=0.3V。

反相器CMOS反相器

CMOS反相器電路由兩個(gè)增強(qiáng)型MOS場(chǎng)效應(yīng)管組成，其中V1為NMOS管，稱驅(qū)動(dòng)管，V2為PMOS管，稱負(fù)載管。 NMOS管的柵源開啟電壓UTN為正值，PMOS管的柵源開啟電壓是負(fù)值，其數(shù)值范圍在2~5V之間。為了使電路能正常工作，要求電源電壓UDD>(UTN |UTP|)。UDD可在3~18V之間工作，其適用范圍較寬。工作原理：當(dāng)UI=UIL=0V時(shí)，UGS1=0，因此V1管截止，而此時(shí)|UGS2|>|UTP|，所以V2導(dǎo)通，且導(dǎo)通內(nèi)阻很低，所以UO=UOH≈UDD， 即輸出為高電平。當(dāng)UI=UIH=UDD時(shí)，UGS1=UDD>UTN，V1導(dǎo)通，而UGS2=0<|UTP|，因此V2截止。此時(shí)UO=UOL≈0，即輸出為低電平。 可見，CMOS反相器實(shí)現(xiàn)了邏輯非的功能。CMOS反相器的主要特性：在AB段由于V1截止，阻抗很高，所以流過V1和V2的漏電流幾乎為0。 在CD段V2截止，阻抗很高，所以流過V1和V2的漏電流也幾乎為0。只有在BC段，V1和V2均導(dǎo)通時(shí)才有電流iD流過V1和V2，并且在UI=1/2UDD附近，iD最大。

反相器HPM 擾亂效應(yīng)

基于 CMOS 反相器仿真模型，研究了溫度變化對(duì)反相器 HPM 擾亂效應(yīng)的影響。研究表明，反相器所處環(huán)境溫度越高對(duì) HPM 越敏感，這一結(jié)論得到了實(shí)驗(yàn)數(shù)據(jù)的驗(yàn)證，同時(shí)又?jǐn)U充了實(shí)驗(yàn)數(shù)據(jù)所適用的溫度范圍。研究認(rèn)為，襯底電阻增大是環(huán)境溫度升高時(shí)反相器 HPM 擾亂效應(yīng)敏感性增加的主要原因。仿真得到了 HPM 引起的反相器門鎖延時(shí)特性，通過對(duì)溫度分布影響的分析，論文指出閂鎖延時(shí)特性與熱邊界條件密切相關(guān)，器件內(nèi)部平均溫度持續(xù)上升導(dǎo)致閂鎖效應(yīng)的大電流通路阻抗增大，從而使得閂鎖效應(yīng)難以繼續(xù)維持，這一結(jié)論為文獻(xiàn)中報(bào)道的閂鎖延時(shí)特性提供了微觀解釋CMOS 反相器的 HPM 擾亂效應(yīng)機(jī)理出發(fā)，建立了考慮 HPM 脈寬效應(yīng)和頻率影響的擾亂效應(yīng)閾值解析模型，并利用仿真結(jié)果和實(shí)驗(yàn)數(shù)據(jù)對(duì)解析模型進(jìn)行了驗(yàn)證。研究認(rèn)為，HPM 導(dǎo)致的過剩載流子注入主導(dǎo)晶體管的電流放大過程，對(duì)擾亂效應(yīng)至關(guān)重要。HPM 擾亂脈寬效應(yīng)可以用反相器寄生晶體管基區(qū)過剩載流子隨時(shí)間的累積效應(yīng)來解釋；而 HPM 頻率對(duì)擾亂效應(yīng)的影響則是由于 HPM 頻率較高時(shí)器件內(nèi)部交變電場(chǎng)變化太快以致于載流子無法響應(yīng)，從而影響了 p 型襯底中的注入電荷總量和過剩載流子濃度分布。利用解析模型研究了結(jié)構(gòu)參數(shù) LB對(duì)擾亂效應(yīng)的影響，結(jié)果表明 LB較小的 CMOS 反相器對(duì) HPM 更敏感。

CMOS 反相器憑借其互補(bǔ)結(jié)構(gòu)所具備的優(yōu)勢(shì)成為于數(shù)字電路設(shè)計(jì)中應(yīng)用最廣泛的一種器件。CMOS 反相器是由 n-MOSFET 與 p-MOSFET 組成的互補(bǔ)推拉式結(jié)構(gòu)，n-MOSFET 作為驅(qū)動(dòng)管(下拉管)，p-MOSFET 作為負(fù)載管(上拉管）。包含 p-n-p-n 寄生結(jié)構(gòu)的 CMOS 基本結(jié)構(gòu)示意圖，兩個(gè)晶體管的柵極連接在一起，作為信號(hào)輸入端；兩個(gè)晶體管的襯底分別與它們的源極連接在一起，n-MOSFET 的源極接地 GND，p-MOSFET 的源極接電源電壓 Vdd；n-MOSFET 與 p-MOSFET 的漏極連接在一起作為反相器的輸出端。為了在集成電路中制造 n-MOSFET 和 p-MOSFET，必須形成絕緣的 p 襯底區(qū)和 n 襯底區(qū)，因此，CMOS 集成電路中具有 n 阱、p 阱和雙阱這三種工藝，本文針對(duì) n 阱工藝下 CMOS 反相器進(jìn)行研究，即在重?fù)诫s的 p 型襯底硅上先生長(zhǎng)一層輕摻雜 p 型外延層，然后通過 n 阱擴(kuò)散工藝形成 n 阱，之后再制作場(chǎng)氧化層和柵氧化層，利用雜質(zhì)注入的方式形成源漏區(qū)和高摻雜擴(kuò)散區(qū)，最后淀積和刻蝕出金屬化電極并對(duì)器件表面進(jìn)行一定程度的鈍化保護(hù)。這種情況下CMOS 結(jié)構(gòu)內(nèi)部會(huì)形成寄生的 n-p-n 雙極型晶體管 Q1 和 p-n-p 雙極型晶體管 Q2，Rsub和 Rwell代表 p 型襯底電阻和 n 阱電阻。在實(shí)際應(yīng)用時(shí)，CMOS 反相器電路可能還會(huì)包含諸如靜電放電(electrostatic discharge, ESD)保護(hù)電路、閂鎖防護(hù)電路以及輸入施密特整形電路等其它附屬電路。

關(guān)于 HPM 效應(yīng)的實(shí)驗(yàn)主要有兩種方法，即輻照法和注入法。輻照法是指 HPM 以空間電磁波方式對(duì)目標(biāo)電子系統(tǒng)進(jìn)行輻照，得到的是電子系統(tǒng)的 HPM 效應(yīng)閾值。輻照法主要針對(duì)電子系統(tǒng)，能夠比較真實(shí)地模擬實(shí)際應(yīng)用環(huán)境中電子系統(tǒng)的 HPM 電磁輻射環(huán)境，是獲取電子系統(tǒng)整機(jī) HPM 效應(yīng)閾值的最有效手段；但是這種方法也存在缺點(diǎn)，為了較為真實(shí)地模擬實(shí)際情況，實(shí)驗(yàn)要求較高：微波波束需要覆蓋整個(gè)目標(biāo)電子系統(tǒng)，并且照射強(qiáng)度均勻，這就要求微波源輻射天線與效應(yīng)物之間的距離不能太小，但是通常實(shí)驗(yàn)需要在特定的微波暗室中進(jìn)行，實(shí)驗(yàn)空間有限，難以滿足輻照均勻的要求。另外，輻照實(shí)驗(yàn)從 HPM 源到電子系統(tǒng)內(nèi)部元器件須經(jīng)過電磁傳輸和耦合等復(fù)雜過程，不利于對(duì)電子系統(tǒng) HPM 效應(yīng)機(jī)理進(jìn)行分析。注入法是指 HPM 以傳導(dǎo)方式注入目標(biāo)效應(yīng)物的敏感端口，觀測(cè)其瞬態(tài)響應(yīng)。注入法主要針對(duì)單元電路或器件，更適合于 HPM 效應(yīng)規(guī)律、效應(yīng)機(jī)理及敏感環(huán)節(jié)研究。注入法相對(duì)于輻照法更容易實(shí)現(xiàn)，對(duì)實(shí)驗(yàn)環(huán)境的要求相對(duì)較低，可以在普通實(shí)驗(yàn)室完成，主要需要解決兩個(gè)問題：一是減小注入通道的微波駐波系數(shù)，提高微波注入效率，使更多的微波功率進(jìn)入目標(biāo)電路或器件；二是要做好微波源和效應(yīng)目標(biāo)之間的隔離，避免相互影響和破壞，主要隔離措施有衰減、高通/低通濾波和隔離等。

反相器（英語(yǔ)：Inverter）也稱非門（英語(yǔ)：NOT gate），是數(shù)字邏輯中實(shí)現(xiàn)邏輯非的邏輯門，功能見右側(cè)真值表。

這種功能代表了數(shù)字電路中理想開關(guān)表現(xiàn)的假定，但是在實(shí)際的反相器設(shè)計(jì)中，元件有其需要特別關(guān)注的電氣特性。實(shí)際上，CMOS反相器的非理想過渡區(qū)表現(xiàn)使其能在模擬電路中用作A類功率放大器（如作為運(yùn)算放大器的輸出級(jí)）。 2100433B

圖1表示一基本反相器電路及其邏輯符號(hào)。

在其傳輸特性圖中標(biāo)出了BJT的三個(gè)工作區(qū)域。對(duì)于飽和型反相器來說 ，輸入信號(hào)必須滿足下列條件：邏輯0：Vi V2

由傳輸特性可見：

當(dāng)輸入為邏輯0時(shí)，BJT將截止，輸出電壓將接近于VCC，即邏輯1。

當(dāng)輸入為邏輯1時(shí)，BJT將飽和導(dǎo)通，輸出電壓約為0.2～0.3V，即為邏輯0。

可見反相器的輸出與輸入量之間的邏輯關(guān)系是非邏輯關(guān)系。

雖然利用以上基本的與、或、非門，可以實(shí)現(xiàn)與、或、非三種邏輯運(yùn)算。但是由于它們的輸出電阻比較大，帶負(fù)載的能力差，開關(guān)性能也不理想，因此基本的與、或、非門不具有實(shí)用性。解決的辦法之一是采用二極管與三極管門的組合，組成與非門、或非門，也就是所謂的 復(fù)合門電路。與非門和或非門在負(fù)載能力 、工作速度和可靠性方面都大為提高，是邏輯電路中最常用的基本單元。2100433B