ASI總線

在ASi總線系統(tǒng)中，主站和從站之間采用了串行雙向數(shù)字通信方式。因?yàn)閳?bào)文較短，如若在有一個(gè)主站和31個(gè)從站的系統(tǒng)中，ASI的通信周期大約為5ms，也就是說主站在5ms內(nèi)就可以對31個(gè)從站輪流訪問一遍。

ASi總線是一個(gè)主從系統(tǒng)，主站和所有的從站可雙向交換信息，當(dāng)主站與上層現(xiàn)場總線進(jìn)行通信時(shí)，主站擔(dān)當(dāng)了AS-i和上層網(wǎng)絡(luò)信息交換的出入口，因ASi主要傳輸?shù)氖情_關(guān)量，所以它的數(shù)據(jù)結(jié)構(gòu)比較簡單，用戶僅需關(guān)心數(shù)據(jù)格式、傳輸率和參數(shù)配置等。

一個(gè)ASI總線系統(tǒng)通過它主站中的網(wǎng)關(guān)可以和多種現(xiàn)場總線(如FF、Profibus、CANbus)相連接。ASi主站可以作為上層現(xiàn)場總線的一個(gè)節(jié)點(diǎn)服務(wù)器，在它的下面又可以掛接一批ASi從站。ASi總線主要運(yùn)用于具有開關(guān)量特征的傳感器和執(zhí)行器系統(tǒng)，傳感器可以是各種原理的位置接近開關(guān)以及溫度、壓力、流量、液位開關(guān)等。執(zhí)行器可以是各種開關(guān)閥門，電/氣轉(zhuǎn)換器以及聲、光報(bào)警器，也可以是繼電器、接觸器、按鈕等低壓開關(guān)電器。當(dāng)然AS-i總線也可以連接模擬量設(shè)備，只是模擬信號的傳輸要占據(jù)多個(gè)傳輸周期。必須注意的是在連接主站和從站的兩芯電纜上除傳輸信號外，同時(shí)還提供工作電源。

在ASi總線不同的應(yīng)用情況下，功能可靠包含下列內(nèi)容，首先是通信數(shù)據(jù)的可靠性方面，ASi總線在許多方面采取了抗干擾措施。在接收數(shù)據(jù)時(shí)，必須進(jìn)行錯(cuò)誤檢驗(yàn)，此方法十分有效，出錯(cuò)誤后信息可以重發(fā)。另外如系統(tǒng)部件出現(xiàn)故障時(shí)主站會很快檢測到故障信息，并自動(dòng)與發(fā)生故障的從站切斷通信聯(lián)系，通知操作人員故障地址，以便及時(shí)進(jìn)行維修。主站還具備網(wǎng)絡(luò)運(yùn)行監(jiān)視功能，在任何時(shí)刻用戶都能得到系統(tǒng)中所有從站當(dāng)前運(yùn)行狀態(tài)的完整資料。

ASI(Actuator-Sensor Interface)是用于在控制器(主站)和傳感器/執(zhí)行器(從站)之間進(jìn)行雙向、多站點(diǎn)數(shù)字通信的總線網(wǎng)絡(luò)，它由主站、從站、傳輸系統(tǒng)3部分組成，而傳輸系統(tǒng)又由兩芯傳輸電纜、ASI電源和數(shù)據(jù)解耦電路構(gòu)成。

ASI總線推薦使用的電纜型號為CENELEC或DIN VDE 0281[CENE-90]，并且要標(biāo)明HO5VV-F2x1.5,這是一種兩芯、橫截面積為1.5mm2的柔性電源線，它既便宜又隨處可見。另一種是具有相同電特性的ASI專用扁平電纜，它在安裝上非常方便。因?yàn)锳SI電纜既要傳輸信號又是要提供電源，所以在選擇電纜時(shí)必須注意兩個(gè)方面的技術(shù)指標(biāo):第一是通信頻譜特性，第二是直流阻抗特性。在認(rèn)為有較大干擾的情況下，則需要選擇使用屏蔽電纜，如型號為(N)YMHCY-02x1.5的電纜，但它也必須滿足規(guī)定的頻譜特性要求。特別要注意的是屏蔽層在ASI電源端只能接地，而不能接在ASI+和ASI-端。

ASI電源的電壓為29.51-31.5VDC，每個(gè)從站向傳感器/執(zhí)行器提供的電源電壓VDC(+10[%]或-15[%])。在一個(gè)ASI總線系統(tǒng)中，ASI電源可給31個(gè)從站提供的最大電流為2A，因此每個(gè)從站平均消耗的電流為65mA。如果從站帶動(dòng)的執(zhí)行器功率較大，所需電流大于65mA時(shí)，則必須外接輔助電源。整個(gè)系統(tǒng)允許在ASI電纜上的最大壓降為3V，因此電纜的橫截面積不能小于1.5mm2，這樣才能保證網(wǎng)絡(luò)中每個(gè)從站都能得到規(guī)定的電壓值。

ASI電纜的等效電路模型，分為兩芯電纜和帶屏蔽層兩芯電纜兩種模型。電阻(R')、電容(C')、電感(L')和電導(dǎo)(G')值為ASI電纜的等效參數(shù)。傳輸速率為167Kb/s時(shí)，兩芯電纜總的極限參數(shù)范圍為:R'=20-50mΩ/m，L'=200-600nH/m，C'=35-70pF/m，G'=1-3μS/m。在同樣的傳輸速率下，帶屏蔽層的兩芯電纜的極限參數(shù)為:R's=10mΩ/m，Ls'=800nH/m，Cs'=300pF/m，Gs'=15μS/m。

ASI電纜的復(fù)數(shù)阻抗與傳輸速率之間的關(guān)系對系統(tǒng)的響應(yīng)特性具有十分重要的意義。在傳輸速率為167Kb/s時(shí)，阻抗為80-120Ω，而低于或高于167Kb/s時(shí)，阻抗會迅速下降，因此當(dāng)采用167Kb/s的傳輸速率時(shí)，將得到最大的信號幅值。

ASI信號在傳輸前要進(jìn)行調(diào)制，采用什么調(diào)制方法要考慮諸多的因素。例如附加在電源電壓上的傳輸信號必須是交變的;主站和從站之間的雙向通信要求雙主都能夠產(chǎn)生簡單、有效和節(jié)省時(shí)間的窄帶傳輸信號;使用非屏蔽電纜時(shí)不應(yīng)有太多的干擾等等。ASI信號的調(diào)制采用交變脈沖調(diào)制方式(APM)，這是一種在基頻進(jìn)行調(diào)制的串行通信方式。

主站發(fā)出的請求信號位序列首先轉(zhuǎn)換為能執(zhí)行相位變換的位序列，即曼徹斯特II編碼，這樣就產(chǎn)生了相應(yīng)的傳輸電流。當(dāng)傳輸電流通過電感元件時(shí)會產(chǎn)生電壓突變，就產(chǎn)生了請求信號電壓。每一個(gè)增加的電流產(chǎn)生一個(gè)負(fù)電壓脈沖，而每一個(gè)減小的電流產(chǎn)生一個(gè)正電壓脈沖，通過這種方法從站很容易得到請求信號。因?yàn)樾盘柺钳B加在電源上的，所以信號電壓有時(shí)會大于從站的電源電壓。在從站內(nèi)并不需要電感元件，這就使得智能型傳感器/執(zhí)行器上的帶有Slave Chip元件的一體化從站電路更小、更簡單、更經(jīng)濟(jì)。在從站中接收電纜上的請求信號電壓并轉(zhuǎn)化為初始的位序列，就完成了一次主站向從站的請求信號的轉(zhuǎn)換過程。

信號傳輸?shù)碾妷好}沖被設(shè)計(jì)成正弦平方波方式，但要考慮到低頻干擾的影響，通過選擇合適的傳輸波形可以提高可靠性。經(jīng)過這種調(diào)制后的信號在規(guī)定的拓?fù)浣Y(jié)構(gòu)中，每兩位脈沖信號的間隔只有6μs。

ASI電源和與之相連的數(shù)據(jù)解耦電路，ASI電源可以提供29.5-31.6VDC電壓，完全滿足國際電工委員會(IEC)對安全隔離低電壓的技術(shù)要求，并具有可靠的短路過載保護(hù)。數(shù)據(jù)解耦電路由兩個(gè)50μH的電感和兩個(gè)39Ω的電阻相互并聯(lián)組成，通過電感可以將傳輸信號的電流脈沖轉(zhuǎn)變?yōu)殡妷好}沖，同時(shí)它還具有防止數(shù)據(jù)傳輸頻率信號經(jīng)過電源而造成短路的作用，兩個(gè)電阻代表了網(wǎng)絡(luò)的邊界終端。為使電路信號噪聲最低，必須采用高對稱性的電路結(jié)構(gòu)，兩個(gè)電容CE和兩個(gè)電感L應(yīng)完全相等，接地點(diǎn)要可靠接地，若采用屏蔽電纜，屏蔽層也應(yīng)接到地上。如果2A電流仍不能滿足從站的要求，就必須采用帶有輔助電源的從站模式或使用帶有附加電源的中繼器。

ASI總線系統(tǒng)為主從結(jié)構(gòu)，采用請求-應(yīng)答的訪問方式。主站先發(fā)出一個(gè)請求信號，信號中包括從站的地址。接到請求的從站會在規(guī)定的時(shí)間內(nèi)給予應(yīng)答，在任何時(shí)間只有1個(gè)主站和最多31個(gè)從站進(jìn)行通信。一般訪問方式有兩種:一種是帶有令牌傳遞的多主機(jī)訪問方式;另一種是CSMA/CD方式，它帶有優(yōu)先級選擇和幀傳輸過程。而ASI的訪問方式比較簡單，為了降低從站的費(fèi)用、提高靈活性，一方面在不增加傳輸周期的條件下盡量包括更多的參數(shù)和信息，另一方面?zhèn)鬏斨芷诘臅r(shí)間應(yīng)能自動(dòng)調(diào)整，例如系統(tǒng)中只有6個(gè)從站時(shí)，傳輸周期為1ms，而有31個(gè)從站時(shí)周期約為5ms。如果在網(wǎng)上有短暫的干擾時(shí)，主站沒有收到從站的應(yīng)答信號或收到的是錯(cuò)誤無效的信號時(shí)，主站可以重發(fā)信息而無需重復(fù)整個(gè)傳輸周期。

ASI總線的總傳輸速率為167Kb/s，它包括所有功能上必要的暫停。允許的網(wǎng)絡(luò)傳輸速率為53.3Kb/s，從這一點(diǎn)看它的傳輸效率為32[%]，與其它現(xiàn)場總線系統(tǒng)相比，這個(gè)數(shù)值較好。但在電磁干擾的環(huán)境下應(yīng)采取進(jìn)一步措施，以保證數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

一個(gè)ASI報(bào)文由主站請求、主站暫停、從站應(yīng)答和從站暫停4個(gè)環(huán)節(jié)組成。所有的主站請求都是14位，從站應(yīng)答為7位，每一位的時(shí)間長度為6μs。主站暫停最少為3位，最多為10位。如果從站是同步的話，在主站3位暫停后從站就可以發(fā)送應(yīng)答信號。如果不是同步信號，那么從站就必須在5位暫停后發(fā)送應(yīng)答信號，因?yàn)樵谶@段時(shí)間內(nèi)從站會在接收到完整有效的請求信號后監(jiān)測主站的暫停情況，看看是否還會有其它信息。但是如果主站在10個(gè)暫停位后沒有接收到從站的應(yīng)答信號的起始位，主站會認(rèn)為不再有應(yīng)答信號而發(fā)出下一個(gè)地址的請求信號。從站的暫停只有1位或2位的時(shí)間。

在ASI報(bào)文中主站請求由以下具體信息組成:

ST 起始位 主站請求開始，0為有效，1為無效。

SR 控制位 數(shù)據(jù)/參數(shù)/地址位或命令位，0為數(shù)據(jù)/參數(shù)/地址位，1為命令位。

A0~A4 從站地址位 被訪問的從站地址(5位)。

I0~I4 信息位 要傳輸?shù)男畔?5位)，請求類型。

PB 奇偶校驗(yàn)位 在主站請求信息中不包括結(jié)束位為1的各位總和必須是偶數(shù)。

EB 結(jié)束位 請求結(jié)束，0為無效，1為有效。

在ASI報(bào)文中從站應(yīng)答由以下具體信息組成:

ST 起始位 從站應(yīng)答開始，0為有效，1為無效。

I0~I3 信息位 要傳輸?shù)男畔?4位)，應(yīng)答類型。

PB 奇偶校驗(yàn)位 在從站應(yīng)答信息中不包括結(jié)束位為1的各位總和必須是偶數(shù)。

EB 結(jié)束位 應(yīng)答結(jié)束，0為無效，1為有效。

在ASI主從結(jié)構(gòu)中，主站所發(fā)出的報(bào)文在系統(tǒng)數(shù)據(jù)交換中占有重要的地位。主站的請求報(bào)文共有9種:(1)數(shù)據(jù)交換 要求從站把測量數(shù)據(jù)上傳給主站，而主站又可以把控制指令下達(dá)給從站。(2)寫參數(shù) 設(shè)置從站功能，如傳感器的測量范圍、激活定時(shí)器、在多傳感器系統(tǒng)中改變測量方法等。(3)地址分配 只有當(dāng)從站地址為00H時(shí)才有效。從站接到這個(gè)請求后，用06H回答，表示已收到了主站的正確請求，從站從此就可以在這個(gè)新地址被呼叫了，同時(shí)把這個(gè)新地址存儲在從站的EEPROM中，這個(gè)過程大約需要15ms。這種方式使主站可以對運(yùn)行中損壞后重新置換的從站自動(dòng)進(jìn)行原有地址的設(shè)置。(4)復(fù)位 把被呼叫的從站地址恢復(fù)到初始狀態(tài)，從站用06H回答，整個(gè)過程需2ms。(5)刪除操作地址 暫時(shí)把被呼叫的從站地址改為00H，這個(gè)報(bào)文一般和"地址分配"報(bào)文一起使用。當(dāng)新地址確定后，從站用06H回答。如果使用指令"Reset-ASI-Slave"就可以恢復(fù)原地址。(6)讀I/O配置。(7)讀ID編碼 從站的I/O設(shè)置和ID編碼在出廠時(shí)已經(jīng)確定，不能改變。(6)、(7)結(jié)合使用的目的是確定從站的身份。(8)狀態(tài)讀取 讀取從站狀態(tài)緩沖器中的4個(gè)數(shù)據(jù)位，以獲得在尋址和復(fù)位過程中出現(xiàn)的錯(cuò)誤信息。(9)讀出狀態(tài)和狀態(tài)刪除 讀出從站狀態(tài)緩沖器的內(nèi)容，然后刪除。

在以上9種主站請求報(bào)文中，數(shù)據(jù)和參數(shù)的傳輸有兩種，設(shè)置和改變從站地址的有兩種，對從站進(jìn)行識別和查詢的有5種。表1列出的是主站9種報(bào)文的名稱和內(nèi)容。

如果在非屏蔽電纜上進(jìn)行高速ASI傳輸通信，那么電磁兼容性(EMC)問題就非常重要了。發(fā)射干擾和現(xiàn)場的場強(qiáng)輻射干擾都不應(yīng)超過歐洲標(biāo)準(zhǔn)EN55011給出極限值，ASI系統(tǒng)的抗干擾能力在IEC801文件中已有詳細(xì)的說明。大量的ASI系統(tǒng)測試數(shù)據(jù)表明，由于傳輸信號采用了正弦平方波，因此ASI系統(tǒng)的發(fā)射干擾保持在IEC的規(guī)定值以下。ASI系統(tǒng)對于靜態(tài)放電在26M-1GHz頻率范圍內(nèi)的電磁高速瞬間干擾的抵抗能力可達(dá)到3級。在最壞的情況下，通信將出現(xiàn)故障，但系統(tǒng)具有檢測功能并可以對報(bào)文進(jìn)行重發(fā)。因?yàn)槭嵌绦畔?，重發(fā)不會增加周期時(shí)間，只有在報(bào)文發(fā)生嚴(yán)重錯(cuò)誤時(shí)，才會增加報(bào)文的周期長度。當(dāng)位傳輸錯(cuò)誤率在70b/s時(shí)，系統(tǒng)周期大約為5ms;如果錯(cuò)誤率再高一點(diǎn)，周期時(shí)間變化不大，ASI仍能保持它所有的功能。只有誤差超過5000b/s時(shí)，正常的數(shù)據(jù)傳輸才難以維持。

當(dāng)ASI電纜被切斷時(shí)(如錯(cuò)誤短接或故障斷開)，主站將不能訪問位于斷點(diǎn)另一側(cè)的從站，而位于主站一側(cè)的從站仍可以被主站呼叫。通過管理服務(wù)程序主站能夠診斷和發(fā)出故障信號，但前提是數(shù)據(jù)解耦電路和電源這時(shí)應(yīng)在同一側(cè)，否則系統(tǒng)就會完全癱瘓。如果在ASI系統(tǒng)中沒有使用中繼器，那么當(dāng)電源發(fā)生故障時(shí)，ASI系統(tǒng)將停止工作，有關(guān)故障的信息也不會得到。但如果使用了中繼器，因中繼器可以向網(wǎng)絡(luò)供電，那么電源故障的影響就會減小，系統(tǒng)將維持部分功能。

ASI總線的傳輸系統(tǒng)是連接網(wǎng)絡(luò)系統(tǒng)中主站、從站、電源、控制器、傳感器/執(zhí)行器的通路和橋梁。報(bào)文信號在傳輸系統(tǒng)中要經(jīng)過多次的變換和恢復(fù)，并要抵抗各種外界的干擾以保證準(zhǔn)確、快捷、可靠的信息交換，它是ASI總線系統(tǒng)中重要的組成部分。

----ISA(industrial standard architecture)總線標(biāo)準(zhǔn)是IBM 公司1984年為推出PC/AT機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn)，所以也叫AT總線。它是對XT總線的擴(kuò)展，以適應(yīng)8/16位數(shù)據(jù)總線要求。它在80286至80486時(shí)代應(yīng)用非常廣泛，以至于奔騰機(jī)中還保留有ISA總線插槽。ISA總線有98只引腳。

----EISA總線是1988年由Compaq等9家公司聯(lián)合推出的總線標(biāo)準(zhǔn)。它是在ISA總線的基礎(chǔ)上使用雙層插座，在原來ISA總線的98條信號線上又增加了98條信號線，也就是在兩條ISA信號線之間添加一條EISA信號線。在實(shí)用中，EISA總線完全兼容ISA總線信號。

----VESA( video electronics standard association)總線是 1992年由60家附件卡制造商聯(lián)合推出的一種局部總線，簡稱為VL(VESA local bus)總線。它的推出為微機(jī)系統(tǒng)總線體系結(jié)構(gòu)的革新奠定了基礎(chǔ)。該總線系統(tǒng)考慮到CPU與主存和Cache 的直接相連，通常把這部分總線稱為CPU總線或主總線，其他設(shè)備通過VL總線與CPU總線相連，所以VL總線被稱為局部總線。它定義了32位數(shù)據(jù)線，且可通過擴(kuò)展槽擴(kuò)展到64 位，使用33MHz時(shí)鐘頻率，最大傳輸率達(dá)132MB/s，可與CPU同步工作。是一種高速、高效的局部總線，可支持386SX、386DX、486SX、486DX及奔騰微處理器。

----PCI(peripheral component interconnect)總線是當(dāng)前最流行的總線之一，它是由Intel公司推出的一種局部總線。它定義了32位數(shù)據(jù)總線，且可擴(kuò)展為64位。PCI總線主板插槽的體積比原ISA總線插槽還小，其功能比VESA、ISA有極大的改善，支持突發(fā)讀寫操作，最大傳輸速率可達(dá)132MB/s，可同時(shí)支持多組外圍設(shè)備。 PCI局部總線不能兼容現(xiàn)有的ISA、EISA、MCA(micro channel architecture)總線，但它不受制于處理器，是基于奔騰等新一代微處理器而發(fā)展的總線。

----以上所列舉的幾種系統(tǒng)總線一般都用于商用PC機(jī)中，在計(jì)算機(jī)系統(tǒng)總線中，還有另一大類為適應(yīng)工業(yè)現(xiàn)場環(huán)境而設(shè)計(jì)的系統(tǒng)總線，比如STD總線、VME總線、PC/104總線等。這里僅介紹當(dāng)前工業(yè)計(jì)算機(jī)的熱門總線之一--Compact PCI。

----Compact PCI的意思是"堅(jiān)實(shí)的PCI"，是當(dāng)今第一個(gè)采用無源總線底板結(jié)構(gòu)的PCI系統(tǒng)，是PCI總線的電氣和軟件標(biāo)準(zhǔn)加歐式卡的工業(yè)組裝標(biāo)準(zhǔn)，是當(dāng)今最新的一種工業(yè)計(jì)算機(jī)標(biāo)準(zhǔn)。 Compact PCI是在原來PCI總線基礎(chǔ)上改造而來，它利用PCI的優(yōu)點(diǎn)，提供滿足工業(yè)環(huán)境應(yīng)用要求的高性能核心系統(tǒng)，同時(shí)還考慮充分利用傳統(tǒng)的總線產(chǎn)品，如ISA、STD、VME或PC/104來擴(kuò)充系統(tǒng)的I/O和其他功能。

----6.PCI-E總線

----PCI Express采用的也是業(yè)內(nèi)流行這種點(diǎn)對點(diǎn)串行連接，比起PCI以及更早期的計(jì)算機(jī)總線的共享并行架構(gòu)，每個(gè)設(shè)備都有自己的專用連接，不需要向整個(gè)總線請求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個(gè)很高的頻率，達(dá)到PCI所不能提供的高帶寬。相對于傳統(tǒng)PCI總線在單一時(shí)間周期內(nèi)只能實(shí)現(xiàn)單向傳輸，PCI Express的雙單工連接能提供更高的傳輸速率和質(zhì)量，它們之間的差異跟半雙工和全雙工類似。

系統(tǒng)總線上傳送的信息包括數(shù)據(jù)信息、地址信息、控制信息，因此，系統(tǒng)總線包含有三種不同功能的總線，即數(shù)據(jù)總線DB(Data Bus)、地址總線AB(Address Bus)和控制總線CB(Control Bus)。

數(shù)據(jù)總線DB用于傳送數(shù)據(jù)信息。數(shù)據(jù)總線是雙向三態(tài)形式(雙向是指可以兩個(gè)方向傳輸，可以A->B也可以A<-B;三態(tài)指 0，1和第三態(tài)(tri-state)。tri-state既不是一也不是零，三態(tài)門的閉合無輸出高阻狀態(tài)。)的總線，即他既可以把CPU的數(shù)據(jù)傳送到存儲器或I/O接口等其它部件，也可以將其它部件的數(shù)據(jù)傳送到CPU。數(shù)據(jù)總線的位數(shù)是微型計(jì)算機(jī)的一個(gè)重要指標(biāo)，通常與微處理的字長相一致。例如Intel 8086微處理器字長16位，其數(shù)據(jù)總線寬度也是16位。需要指出的是，數(shù)據(jù)的含義是廣義的，它可以是真正的數(shù)據(jù)，也可以指令代碼或狀態(tài)信息，有時(shí)甚至是一個(gè)控制信息，因此，在實(shí)際工作中，數(shù)據(jù)總線上傳送的并不一定僅僅是真正意義上的數(shù)據(jù)。

地址總線AB是專門用來傳送地址的，由于地址只能從CPU傳向外部存儲器或I/O端口，所以地址總線總是單向三態(tài)的，這與數(shù)據(jù)總線不同。地址總線的位數(shù)決定了CPU可直接尋址的內(nèi)存空間大小，比如8位微機(jī)的地址總線為16位，則其最大可尋址空間為2^16=64KB，16位微型機(jī)的地址總線為20位，其可尋址空間為2^20=1MB。一般來說，若地址總線為n位，則可尋址空間為2^n(2的n次方)個(gè)地址空間(存儲單元)。 舉例來說:一個(gè)16位元寬度的位址總線(通常在1970年和1980年早期的8位元處理器中使用)可以尋址的內(nèi)存空間為 2 的 16 次方=65536=64 KB的地址，而一個(gè) 32位元 位址總線(通常在像現(xiàn)今 2004年 的 PC 處理器中) 可以尋址的內(nèi)存空間為4,294,967,296=4GB(前提:數(shù)據(jù)總線的寬度是8位)的位址。

注釋:位元=bit。

上面提到的2^n=X=YGB中的B其實(shí)是bit，這個(gè)結(jié)果其實(shí)是乘以可尋址的位元8bit之后得到的。

控制總線CB用來傳送控制信號和時(shí)序信號?？刂菩盘栔校械氖俏⑻幚砥魉屯鎯ζ骱虸/O接口電路的，如讀/寫信號，片選信號、中斷響應(yīng)信號等;也有是其它部件反饋給CPU的，比如:中斷申請信號、復(fù)位信號、總線請求信號、限備就緒信號等。因此，控制總線的傳送方向由具體控制信號而定，一般是雙向的，控制總線的位數(shù)要根據(jù)系統(tǒng)的實(shí)際控制需要而定。實(shí)際上控制總線的具體情況主要取決于CPU。

超頻和相關(guān)總線速率

中央處理器（CPU）

中央處理器的時(shí)鐘頻率速度（簡稱內(nèi)頻）由系統(tǒng)總線速率（bus speed）乘上倍頻系數(shù)決定。例如，一個(gè)時(shí)鐘頻率速度為 700MHz 的處理器，可能運(yùn)行于 100MHz 的系統(tǒng)總線上。這說明處理器內(nèi)的時(shí)鐘倍頻器的倍率設(shè)置為7，即中央處理器被設(shè)置為以7倍于系統(tǒng)總線的速率運(yùn)行：100 MHz×7 = 700 MHz。通過改變倍頻系數(shù)或系統(tǒng)總線速率，可以得到不同的時(shí)鐘頻率速度。以前經(jīng)常套用的規(guī)則認(rèn)為：時(shí)鐘頻率速度=外頻（前端總線、FSB）*倍頻系數(shù)。這句話嚴(yán)格來說并不正確。因?yàn)楝F(xiàn)在系統(tǒng)總線、前端總線（外頻、FSB）速率不一樣。就 Intel CPU 來說，前端總線=系統(tǒng)總線*4。所以，應(yīng)該說時(shí)鐘頻率速度=系統(tǒng)總線*倍頻系數(shù)。大多數(shù)主板允許用戶通過跳線設(shè)置（BIOS）設(shè)置倍頻或系統(tǒng)總線速率。現(xiàn)在許多處理器制造商預(yù)先鎖定了處理器的倍頻，但可以通過某些手段解鎖。對所有的處理器，系統(tǒng)總線速率的適當(dāng)提高可以增進(jìn)其處理速率。

前端總線與系統(tǒng)總線

系統(tǒng)總線(BusSpeed)與前端總線(FSB、外頻)的區(qū)別在于，前端總線(FSB、外頻)的速度指的是CPU和北橋芯片間總線的速度。而系統(tǒng)總線(BusSpeed)的概念是創(chuàng)建在數(shù)字脈沖信號震蕩速度基礎(chǔ)之上的，也就是說，100MHz系統(tǒng)總線(BusSpeed)特指數(shù)字脈沖信號在每秒鐘震蕩一百萬次，它更多的影響了PCI及其他總線的頻率。之所以前端總線（FSB、外頻）與系統(tǒng)總線（BusSpeed）這兩個(gè)概念容易混淆，主要的原因是在以前的很長一段時(shí)間里，前端總線(FSB、外頻)與系統(tǒng)總線（BusSpeed）是相同速率，因此往往直接稱系統(tǒng)總線（BusSpeed）為外頻，最終造成這樣的誤會。隨著電腦技術(shù)的發(fā)展，人們發(fā)現(xiàn)前端總線頻率（外頻、FSB）需要高于系統(tǒng)總線（BusSpeed），因此采用了QDR（Quad Date Rate）技術(shù)，或者其他類似的技術(shù)實(shí)現(xiàn)這個(gè)目的。這些技術(shù)的原理類似于AGP的2X或者4X，它們使得的前端總線(FSB、外頻)頻率成為系統(tǒng)總線（BusSpeed）的2倍、4倍甚至更高，從此之后系統(tǒng)總線(BusSpeed)和前端總線（FSB、外頻）的區(qū)別才開始被人們重視起來。