《Xilinx FPGA數(shù)字電路設(shè)計》是2012年1月1日科學出版社出版的圖書,作者是鄭群星。
Xilinx FPGA數(shù)字電路設(shè)計圖片
書????名 | Xilinx FPGA數(shù)字電路設(shè)計 | 出版社 | 科學出版社 |
---|---|---|---|
ISBN | 9787030326973 | 作????者 | 鄭群星 |
Chapter 1 使用FPGA芯片設(shè)計數(shù)字電路的方法
1.1 什么是FPGA
1.2 FPGA芯片的發(fā)展過程及其基本架構(gòu)
1.2.1 PLD的基本架構(gòu)
1.2.2 PLD的種類
1.3 XilinxFPGA的基本架構(gòu)
1.3.1 XilinxSpartan?3ANFPGA的基本架構(gòu)
1.4 XilinxSpartan3ANFPGA芯片型號代表的意義
1.5 數(shù)字電路的傳統(tǒng)設(shè)計方法
1.6 使用FPGA設(shè)計數(shù)字電路的方法
1.6.1 使用繪圖方式設(shè)計數(shù)字電路的方法
1.6.2 使用VHDL硬件描述語言設(shè)計數(shù)字電路的方法
1.6.3 使用Verilog硬件描述語言設(shè)計數(shù)字電路的方法
1.6.4 使用狀態(tài)機方式設(shè)計數(shù)字電路的方法
1.7 XilinxISE開發(fā)系統(tǒng)功能簡介
1.8 使用XilinxISE開發(fā)系統(tǒng)設(shè)計FPGA及CPLD操作方式的差異
1.9 XilinxISimSimulator簡介
1.1 0ModelSim模擬器簡介
Chapter2 XilinxISEWebPACK及ModelSimXE
模擬器的下載及安裝
2.1 ISEWebPACK軟件的下載
2.1.1 登錄Xilinx公司網(wǎng)站
2.1.2 進行注冊
2.1.3 下載ISEWebPACK軟件
2.1.4 ISEWebPACK更新文件的下載
2.1.5 License文件的產(chǎn)生及下載
2.2 ISEWebPACK軟件的安裝
2.3 XilinxISEWebPACK的更新
2.4 ModelSimXE模擬器的下載及安裝
2.4.1 ModelSimXE模擬器的下載
2.4.2 ModelSimXE模擬器的安裝
2.4.3 MdelSimLicense文件的下載及安裝
2.5 ISEWebPACKLicense文件的更新方法
Chapter3 FPGA芯片開發(fā)板
3.1 概述
3.2 依元素XC3S200AN_FT256FPGA芯片開發(fā)板
3.3 依元素XC3S200AN_FT256開發(fā)板外圍裝置與FPGA芯片引腳
3.3.1 電源裝置
3.3.2 輸入裝置
3.3.3 輸出裝置
3.3.4 RS232傳輸接口
3.3.5 XilinxSpartan3ANXC3S200AN?FTG256FPGA芯片
3.3.6 J1Connector
3.3.7 J2Connector
3.4 XC3S200AN_FT256開發(fā)板的下載方式
Chapter4 XilinxISE的簡易操作步驟
4.1 如何進入ISEProjectNavigator窗口
4.2 如何新建工程
4.3 如何離開所建立的工程
4.4 ProjectNavigator窗口功能介紹
4.5 如何打開一個舊的工程
4.6 基本邏輯門介紹
4.6.1 非門的電路符號、布爾代數(shù)式及真值表
4.6.2 或門的電路符號、布爾代數(shù)式及真值表
4.6.3 與門的電路符號、布爾代數(shù)式及真值表
4.6.4 異或門的電路符號、布爾代數(shù)式及真值表
4.7 基本邏輯門設(shè)計方法
4.7.1 取出邏輯門組件
4.7.2 緩沖器組件的取出
4.7.3 執(zhí)行連線的動作
4.7.4 加入輸入/輸出端
4.7.5 定義輸入/輸出端名稱
4.8 基本邏輯門功能模擬的執(zhí)行
4.8.1 TestBench的產(chǎn)生
4.8.2 TestBench語法的檢查
4.8.3 使用ISim模擬器的模擬方法
4.8.4 模擬時間的設(shè)定
4.8.5 使用ModelSim模擬器的模擬方法
4.9 設(shè)計執(zhí)行
4.9.1 ImplementationConstraintsFile的設(shè)定
4.9.2 ImplementDesign的執(zhí)行
4.10 使用FPGAEditor查看芯片布局與布線
4.11 FPGA芯片資源利用報告的查看
4.12 ConfigurationData的產(chǎn)生
4.13 時序模擬的執(zhí)行
4.13.1 使用ModelSim執(zhí)行時序模擬的方法
4.13.2 使用XilinxISimSimulator執(zhí)行時序模擬的方法
4.14 Configuration的執(zhí)行
4.14.1 直接下載至FPGA芯片
4.14.2 下載至FPGA芯片內(nèi)部的FlashMemory
4.14.3 USB下載線的連接方法
4.14.4 直接下載至FPGA與下載至FPGAFlash的差異
4.15 以HDL硬件描述語言設(shè)計數(shù)字電路的方法
Chapter5 組合邏輯設(shè)計實例
5.1 編碼器
5.1.1 十進制對二進制編碼器
5.1.2 使用繪圖方式的設(shè)計方法
5.1.3 功能模擬的執(zhí)行
5.1.4 ModelSim模擬器的簡易操作
5.1.5 將十進制對二進制編碼器設(shè)計成組件模塊使用
5.1.6 十進制對二進制編碼器組件模塊的模擬及下載
5.2 如何將建立的組件模塊用于別的工程
5.3 BCD譯碼器
5.3.1 BCD譯碼器的基本電路
5.3.2 使用繪圖方式的設(shè)計方法
5.3.3 將BCD譯碼器組成組件模塊使用
5.3.4 再使用ModelSim模擬電路的功能
5.3.5 執(zhí)行及下載
5.4 2對4譯碼器
5.5 多路分配器
5.5.1 1對4多路分配器
5.6 多路選擇器
5.6.1 4對1多路選擇器
5.7 一位全加器的設(shè)計
5.7.1 一位半加器
5.7.2 一位全加器
5.8 二位全加器的設(shè)計
5.9 BCD七段顯示器譯碼器的設(shè)計
5.9.1 七段顯示器的基本架構(gòu)
5.9.2 七段顯示器譯碼器的真值表
5.9.3 布爾代數(shù)式
5.9.4 邏輯電路圖
5.9.5 使用XilinxECS繪圖
5.9.6 使用ModelSim執(zhí)行電路功能模擬
5.9.7 將七段顯示器譯碼器設(shè)計成組件模塊使用
5.9.8 再使用ModelSim模擬電路的功能
5.9.9 ImplementationConstraintsFile的執(zhí)行
5.9.1 0ImplementDesign的執(zhí)行
5.9.1 1時序模擬的執(zhí)行
5.9.1 2Configuration的執(zhí)行
Chapter6 時序邏輯電路設(shè)計
6.1 四位異步加法計數(shù)器的設(shè)計
6.2 不同頻率時鐘脈沖產(chǎn)生電路的設(shè)計
6.3 具有七段顯示器譯碼器的四位異步加法計數(shù)器的設(shè)計
Chapter7 VHDL硬件描述語言設(shè)計方法
7.1 使用VHDL硬件描述語言設(shè)計數(shù)字電路
7.1.1 使用ISEHDLTextEditor編輯VHDL硬件描述語言設(shè)計
電路
7.1.2 使用ISE語言樣板設(shè)計VHDL硬件描述語言的方法
7.2 VHDL硬件描述語言的基本架構(gòu)組成
7.2.1 Library聲明的格式
7.2.2 Use聲明的格式
7.2.3 Entity電路實體的描述格式
7.2.4 Architecture結(jié)構(gòu)體的描述格式
7.2.5 Structure聲明所使用的格式及范例
7.2.6 Dataflow描述的格式及范例
7.2.7 Behavioral行為描述的格式及范例
7.2.8 組成聲明描述的格式及范例
Chapter8 VHDL硬件描述語言的描述規(guī)則
8.1 VHDL硬件描述語言指令的命名規(guī)則
8.1.1 VHDL的批注
8.2 VHDL語句的描述形式
8.3 VHDL的常用指令
8.3.1 IF條件式
8.3.2 WHEN…ELSE語句
8.3.3 CASE…IS…WHEN…WHENOTHERS語句
8.3.4 WITH…SELECT…WHEN…WHENOTHERS語句
8.3.5 LOOP語句
8.3.6 NEXT語句
8.3.7 WAIT語句
8.4 VHDL中所使用的運算符
8.5 VHDL的保留字
Chapter9VHDL設(shè)計實例
9.1 3對8譯碼器
9.2 十六進制加減計數(shù)器
9.2.1 分頻器的設(shè)計
9.2.2 十六進制加減計數(shù)器的設(shè)計
9.2.3 多路選擇器
9.2.4 七段顯示器譯碼器的設(shè)計
9.2.5 十六進制加減計數(shù)器完整電路的設(shè)計
9.3 BCD加減計數(shù)器
9.3.1 BCD加減計數(shù)器的設(shè)計方法
9.3.2 分頻器、多路選擇器、七段顯示器譯碼器模塊的導入
9.3.3 BCD加減計數(shù)電路的完整設(shè)計
9.4 跑馬燈
9.4.1 八位右移寄存器的設(shè)計
9.4.2 完整跑馬燈的設(shè)計
Chapter10VHDL專題設(shè)計
1018×8點陣LED
1011基本架構(gòu)
1012設(shè)計方法
1013合成及下載
102液晶顯示
1021液晶顯示模塊基本架構(gòu)
1022LCM工作原理
1023設(shè)計方法
1024VHDL設(shè)計
1025合成及下載
1026LCD由右向左移位顯示的設(shè)計
103鍵盤
1031鍵盤讀取基本原理
1032設(shè)計方法一
1033設(shè)計方法二
104蜂鳴器
1041蜂鳴器發(fā)音的基本原理
1042設(shè)計方法
105RS232接口
1051打開一個新工程
1052VHDL設(shè)計
1053合成及下載
1054計算機超級終端的設(shè)置
參考文獻641
書 名: Xilinx FPGA數(shù)字電路設(shè)計
出版時間: 2012年1月1日
開本: 16開
定價: 85.00元
數(shù)字電路設(shè)計 D觸發(fā)器能組成計數(shù)器嗎?具體的電路圖?
把N個帶有反相輸出端(D非)的D觸發(fā)器串聯(lián)起來,每個D觸發(fā)器的反相輸出端接到自己的D輸入端,前一級的輸出作為后級的時鐘輸入信號,就構(gòu)成N位二進制異步計數(shù)器。
數(shù)字電路設(shè)計:全自動單向流水燈.不是用單片機
數(shù)字電路4017可以做十路流水燈用NE555做脈沖發(fā)生器可以隨意調(diào)節(jié)速度。
分頻就是用同一個時鐘信號通過一定的電路結(jié)構(gòu)轉(zhuǎn)變成不同頻率的時鐘信號。二分頻就是通過有分頻作用的電路結(jié)構(gòu),在時鐘每觸發(fā)2個周期時,電路輸出1個周期信號。比如用一個脈沖時鐘觸發(fā)一個計數(shù)器,計數(shù)器每計2個數(shù)...
格式:pdf
大?。?span id="hbp7fpd" class="single-tag-height">119KB
頁數(shù): 2頁
評分: 4.8
現(xiàn)在我國電子技術(shù)已經(jīng)得到了很大的發(fā)展前進,集成電路也已經(jīng)得到了廣泛的應(yīng)用.在數(shù)字電路之中,數(shù)字集成電路已經(jīng)成為了不可或缺的一部分.這是因為數(shù)字集成電路存在很大的優(yōu)勢,比如說具有極強的抗干擾性,同時其噪聲容限也相對較強,但是其也和其他電路類型相同,容易被數(shù)字電路內(nèi)部因素以及外部因素的干擾,同時若是在使用階段不能夠科學裝配,則可能會造成數(shù)字電路因受到過大的干擾,造成其不能夠正常運行.所以一定要使用有效的抑制干擾辦法,從而使干擾的影響可以減少到最低.本文主要探究了在數(shù)字電路設(shè)計環(huán)節(jié),抗干擾技術(shù)的主要應(yīng)用.
格式:pdf
大?。?span id="lrt1jxn" class="single-tag-height">119KB
頁數(shù): 2頁
評分: 4.4
文章結(jié)合實際設(shè)計經(jīng)驗,對數(shù)字電路設(shè)計中的抗干擾技術(shù)作了詳細論述,為提高數(shù)字電路的抗干擾能力提供參考。
本書圍繞高速串行傳輸技術(shù),重點關(guān)注Xilinx FPGA支持的串行傳輸解決方案,并以XAUI和PCI-E協(xié)議為例講解。目前Xilinx FPGA技術(shù)的相關(guān)書籍大多注重基礎(chǔ)開發(fā)經(jīng)驗,未見講述專業(yè)性較強的接口傳輸技術(shù)類書籍。
本書以Xilinx公司的FPGA器件為開發(fā)平臺,采用MATLAB及VHDL語言開發(fā)工具,詳細闡述了數(shù)字濾波器的實現(xiàn)原理、結(jié)構(gòu)、方法及仿真測試過程,并通過大量工程實例分析其在FPGA實現(xiàn)過程中的具體技術(shù)細節(jié)。其主要內(nèi)容包括FIR濾波器、IIR濾波器、多速率濾波器、自適應(yīng)濾波器、變換域濾波器、解調(diào)系統(tǒng)的濾波器設(shè)計等。
第1章 數(shù)字濾波器及FPGA概述 (1)
1.1 濾波器概述 (2)
1.1.1 濾波器簡介 (2)
1.1.2 數(shù)字濾波器的分類 (3)
1.1.3 濾波器的特征參數(shù) (5)
1.2 FPGA基本知識 (5)
1.2.1 FPGA的基本概念及發(fā)展歷程 (5)
1.2.2 FPGA的結(jié)構(gòu)和工作原理 (7)
1.2.3 IP核的概念 (13)
1.3 FPGA在數(shù)字信號處理中的應(yīng)用 (13)
1.4 Xilinx器件簡介 (14)
1.4.1 Spartan系列器件 (17)
1.4.2 Virtex系列器件 (20)
1.4.3 PROM 芯片介紹 (26)
1.5 FPGA信號處理板CXD301 (27)
1.6 小結(jié) (29)
第2章 設(shè)計語言及環(huán)境介紹 (31)
2.1 HDL語言簡介 (32)
2.1.1 HDL語言的特點及優(yōu)勢 (32)
2.1.2 選擇VHDL還是Verilog HDL (33)
2.2 VHDL語言基礎(chǔ) (34)
2.2.1 程序結(jié)構(gòu) (35)
2.2.2 數(shù)據(jù)類型 (37)
2.2.3 數(shù)據(jù)對象 (40)
2.2.4 運算符 (40)
2.2.5 VHDL語句 (46)
2.3 FPGA開發(fā)工具及設(shè)計流程 (51)
2.3.1 ISE開發(fā)套件 (51)
2.3.2 ModelSim仿真軟件 (55)
2.3.3 Synplicity綜合軟件 (57)
2.3.4 FPGA設(shè)計流程 (58)
2.4 MATLAB軟件 (60)
2.4.1 MATLAB軟件簡介 (60)
2.4.2 常用的信號處理函數(shù) (63)
2.5 MATLAB與ISE的數(shù)據(jù)交換 (69)
2.6 小結(jié) (70)
第3章 FPGA實現(xiàn)數(shù)字信號處理基礎(chǔ) (71)
3.1 FPGA中數(shù)的表示 (72)
3.1.1 萊布尼茲與二進制 (72)
3.1.2 定點數(shù)表示 (73)
3.1.3 浮點數(shù)表示 (74)
3.2 FPGA中數(shù)的運算 (77)
3.2.1 加/減法運算 (77)
3.2.2 乘法運算 (80)
3.2.3 除法運算 (83)
3.2.4 有效數(shù)據(jù)位的計算 (83)
3.3 有限字長效應(yīng) (86)
3.3.1 字長效應(yīng)的產(chǎn)生因素 (86)
3.3.2 A/D變換的字長效應(yīng) (87)
3.3.3 系統(tǒng)運算中的字長效應(yīng) (88)
3.4 FPGA中的常用處理模塊 (90)
3.4.1 乘法器模塊 (90)
3.4.2 除法器模塊 (95)
3.4.3 浮點運算模塊 (98)
3.4.4 濾波器模塊 (100)
3.4.5 數(shù)字頻率器模塊 (102)
3.5 小結(jié) (104)
第4章 FIR濾波器的FPGA設(shè)計與實現(xiàn) (105)
4.1 FIR濾波器的理論基礎(chǔ) (106)
4.1.1 線性時不變系統(tǒng) (106)
4.1.2 FIR濾波器的原理 (108)
4.1.3 FIR濾波器的特性 (109)
4.1.4 FIR濾波器的結(jié)構(gòu)形式 (113)
4.2 FIR濾波器的設(shè)計方法 (117)
4.2.1 窗函數(shù)法 (117)
4.2.2 頻率取樣法 (119)
4.2.3 最優(yōu)設(shè)計方法 (120)
4.3 FIR濾波器的MATLAB設(shè)計 (121)
4.3.1 采用fir1函數(shù)設(shè)計 (121)
4.3.2 采用kaiserord函數(shù)設(shè)計 (126)
4.3.3 采用fir2函數(shù)設(shè)計 (127)
4.3.4 采用firpm函數(shù)設(shè)計 (128)
4.3.5 采用FDATOOL工具設(shè)計 (130)
4.4 FIR濾波器的FPGA實現(xiàn) (132)
4.4.1 量化濾波器系數(shù) (132)
4.4.2 串行結(jié)構(gòu)的FPGA實現(xiàn) (134)
4.4.3 并行結(jié)構(gòu)的FPGA實現(xiàn) (141)
4.4.4 分布式結(jié)構(gòu)的FPGA實現(xiàn) (144)
4.4.5 不同結(jié)構(gòu)的性能對比分析 (149)
4.4.6 采用FIR核實現(xiàn) (150)
4.5 FIR濾波器的板載測試 (155)
4.5.1 硬件接口電路 (155)
4.5.2 板載測試程序 (155)
4.5.3 板載測試驗證 (161)
4.5 小結(jié) (163)
第5章 IIR濾波器的MATLAB與FPGA實現(xiàn) (165)
5.1 IIR濾波器的理論基礎(chǔ) (166)
5.1.1 IIR濾波器的原理及特性 (166)
5.1.2 IIR濾波器的結(jié)構(gòu)形式 (166)
5.1.3 IIR與FIR濾波器的比較 (169)
5.2 IIR濾波器的設(shè)計方法 (170)
5.2.1 幾種典型的模擬濾波器 (170)
5.2.2 原型轉(zhuǎn)換設(shè)計法 (172)
5.2.3 直接設(shè)計法 (173)
5.3 IIR濾波器的MATLAB設(shè)計 (174)
5.3.1 采用butter函數(shù)設(shè)計 (174)
5.3.2 采用cheby1函數(shù)設(shè)計 (175)
5.3.3 采用cheby2函數(shù)設(shè)計 (175)
5.3.4 采用ellip函數(shù)設(shè)計 (176)
5.3.5 采用yulewalk函數(shù)設(shè)計 (176)
5.3.6 幾種設(shè)計函數(shù)的比較 (177)
5.3.7 采用FDATOOL工具設(shè)計 (179)
5.4 IIR濾波器的FPGA實現(xiàn) (180)
5.4.1 量化直接型結(jié)構(gòu)的系數(shù)及運算字長 (180)
5.4.2 直接型結(jié)構(gòu)的FPGA實現(xiàn) (184)
5.4.3 直接型結(jié)構(gòu)FPGA實現(xiàn)后的測試仿真 (190)
5.4.4 量化級聯(lián)型結(jié)構(gòu)的系數(shù) (194)
5.4.5 級聯(lián)型結(jié)構(gòu)的FPGA實現(xiàn) (195)
5.4.6 級聯(lián)型結(jié)構(gòu)FPGA實現(xiàn)后的測試仿真 (200)
5.5 IIR濾波器的板載測試 (201)
5.5.1 硬件接口電路 (201)
5.5.2 板載測試程序 (202)
5.5.3 板載測試驗證 (205)
5.6 小結(jié) (206)
第6章 多速率濾波器的FPGA實現(xiàn) (207)
6.1 多速率信號處理基礎(chǔ)知識 (208)
6.1.1 多速率信號處理的概念及作用 (208)
6.1.2 多速率信號處理的一般步驟 (209)
6.1.3 軟件無線電中的多速率處理 (209)
6.2 抽取與內(nèi)插處理 (211)
6.2.1 整數(shù)倍抽取 (211)
6.2.2 整數(shù)倍內(nèi)插 (213)
6.2.3 比值為有理數(shù)的抽樣率轉(zhuǎn)換 (215)
6.3 CIC濾波器 (215)
6.3.1 CIC濾波器的原理 (215)
6.3.2 CIC濾波器的應(yīng)用條件 (218)
6.3.3 單級CIC濾波器的FPGA實現(xiàn) (219)
6.3.4 多級CIC濾波器的FPGA實現(xiàn) (221)
6.3.5 CIC濾波器IP核的使用 (229)
6.3.6 CIC濾波器的板載測試 (231)
6.4 FIR半帶濾波器 (236)
6.4.1 半帶濾波器的原理 (236)
6.4.2 半帶濾波器的MATLAB設(shè)計 (237)
6.4.3 多級半帶濾波器的設(shè)計 (239)
6.4.4 多級半帶濾波器的FPGA實現(xiàn) (241)
6.5 多相分解技術(shù) (247)
6.5.1 多相分解技術(shù)的一般概念 (247)
6.5.2 整數(shù)倍抽取器的多相結(jié)構(gòu) (248)
6.6 小結(jié) (251)
第7章 自適應(yīng)濾波器的FPGA實現(xiàn) (253)
7.1 自適應(yīng)濾波器簡介 (254)
7.1.1 自適應(yīng)濾波器的概念 (254)
7.1.2 自適應(yīng)濾波器的應(yīng)用 (255)
7.1.3 自適應(yīng)算法的一般原理 (257)
7.2 LMS算法 (259)
7.2.1 LMS算法的原理 (259)
7.2.2 LMS算法的實現(xiàn)結(jié)構(gòu) (259)
7.2.3 LMS算法的字長效應(yīng) (261)
7.2.4 符號LMS算法原理 (262)
7.2.5 LMS算法的MATLAB仿真 (263)
7.3 自適應(yīng)線性濾波器的FPGA實現(xiàn) (267)
7.3.1 自適應(yīng)線性濾波器原理 (267)
7.3.2 利用線性濾波器實現(xiàn)通道失配校正 (267)
7.3.3 校正算法的 MATLAB仿真 (269)
7.3.4 校正算法的VHDL實現(xiàn) (270)
7.3.5 FPGA實現(xiàn)后的仿真測試 (274)
7.4 自適應(yīng)均衡器的FPGA實現(xiàn) (276)
7.4.1 自適應(yīng)均衡器原理 (276)
7.4.2 自適應(yīng)均衡器的MATLAB仿真 (277)
7.4.3 自適應(yīng)均衡器的VHDL實現(xiàn) (279)
7.4.4 FPGA實現(xiàn)后的仿真測試 (284)
7.5 智能天線陣的FPGA實現(xiàn) (285)
7.5.1 智能天線陣的概念及原理 (285)
7.5.2 自適應(yīng)天線陣的MATLAB仿真 (288)
7.5.3 自適應(yīng)天線陣的VHDL實現(xiàn) (290)
7.5.4 FPGA實現(xiàn)后的仿真測試 (293)
7.6 自適應(yīng)陷波器的FPGA實現(xiàn) (293)
7.6.1 自適應(yīng)陷波器原理 (293)
7.6.2 自適應(yīng)陷波器的MATLAB仿真 (295)
7.6.3 自適應(yīng)陷波器的VHDL實現(xiàn) (298)
7.6.4 FPGA實現(xiàn)后的仿真測試 (301)
7.7 自適應(yīng)陷波器的板載測試 (302)
7.7.1 硬件接口電路 (302)
7.7.2 板載測試程序 (302)
7.7.3 板載測試驗證 (309)
7.8 小結(jié) (311)
第8章 變換域濾波器的FPGA實現(xiàn) (313)
8.1 變換域濾波器簡介 (314)
8.2 快速傅里葉變換 (314)
8.2.1 離散傅里葉變換 (314)
8.2.2 DFT存在的問題 (316)
8.2.3 FFT算法的基本思想 (317)
8.2.4 FFT算法的MATLAB仿真 (318)
8.3 FFT核的使用 (320)
8.3.1 FFT核簡介 (320)
8.3.2 FFT核的接口及時序 (321)
8.4 頻域濾波器的原理及MATLAB仿真 (323)
8.4.1 抗窄帶干擾濾波器的原理 (323)
8.4.2 檢測門限的選取 (324)
8.4.3 頻域濾波器的MATLAB仿真 (325)
8.5 頻域濾波器的FPGA實現(xiàn) (327)
8.5.1 FPGA實現(xiàn)的總體結(jié)構(gòu)設(shè)計 (327)
8.5.2 速率變換模塊的設(shè)計與實現(xiàn) (329)
8.5.3 FFT及濾波設(shè)計與實現(xiàn) (334)
8.5.4 IFFT及數(shù)據(jù)輸出設(shè)計與實現(xiàn) (339)
8.5.5 頂層文件設(shè)計及實現(xiàn) (343)
8.5.6 FPGA實現(xiàn)后的仿真測試 (345)
8.6 頻域濾波器的板載測試 (346)
8.6.1 硬件接口電路 (346)
8.6.2 板載測試程序 (347)
8.6.3 板載測試驗證 (352)
8.6 小結(jié) (354)
第9章 解調(diào)系統(tǒng)濾波器的FPGA實現(xiàn) (355)
9.1 數(shù)字接收機的一般原理 (356)
9.1.1 通用數(shù)字接收機處理平臺 (356)
9.1.2 基本調(diào)制解調(diào)技術(shù) (357)
9.1.3 改進的數(shù)字調(diào)制解調(diào)技術(shù) (359)
9.2 DPSK調(diào)制解調(diào)原理 (360)
9.2.1 DPSK調(diào)制原理及信號特征 (360)
9.2.2 DPSK信號的MATLAB仿真 (361)
9.2.3 DPSK解調(diào)原理 (364)
9.3 DPSK解調(diào)參數(shù)設(shè)計 (366)
9.3.1 數(shù)字下變頻器設(shè)計 (367)
9.3.2 低通濾波器設(shè)計 (368)
9.3.3 數(shù)字鑒相器設(shè)計 (369)
9.3.4 環(huán)路濾波器設(shè)計 (370)
9.3.5 載波同步環(huán)設(shè)計的一般步驟 (372)
9.4 Costas環(huán)的FPGA實現(xiàn) (373)
9.4.1 頂層模塊的VHDL實現(xiàn) (373)
9.4.2 鑒相器及環(huán)路濾波器的VHDL實現(xiàn) (376)
9.4.3 Costas環(huán)實現(xiàn)后的仿真測試 (378)
9.5 Costas環(huán)的板載實驗 (379)
9.5.1 硬件接口電路 (379)
9.5.2 板載測試程序 (380)
9.5.3 板載測試驗證 (384)
9.6 小結(jié) (385)
參考文獻 (387)