計算機組成與系統(tǒng)結(jié)構(gòu)圖書目錄

CONTENTS第1章計算機系統(tǒng)概述1

1.1計算機的發(fā)展歷程1

*1.1.1通用電子計算機的誕生1

*1.1.2第一代計算機2

*1.1.3第二代計算機2

*1.1.4第三代計算機3

*1.1.5第四代計算機3

1.2計算機系統(tǒng)的基本組成4

1.2.1計算機硬件4

1.2.2計算機軟件8

1.3計算機系統(tǒng)的層次結(jié)構(gòu)8

1.3.1計算機系統(tǒng)抽象層的轉(zhuǎn)換9

1.3.2計算機系統(tǒng)的不同用戶10

1.4程序開發(fā)與執(zhí)行過程12

1.4.1從源程序到可執(zhí)行程序12

1.4.2可執(zhí)行文件的啟動和執(zhí)行14

1.4.3程序與指令的關(guān)系15

1.4.4指令的執(zhí)行過程16

1.5計算機系統(tǒng)性能評價17

1.5.1計算機性能的定義18

1.5.2計算機性能的測試18

1.5.3用指令執(zhí)行速度進行性能評估20

1.5.4用基準程序進行性能評估21

1.6本章小結(jié) 22

習(xí)題23

第2章數(shù)據(jù)的機器級表示25

2.1數(shù)制和編碼25

*2.1.1信息的二進制編碼25

*2.1.2進位記數(shù)制27

2.1.3定點與浮點表示31

2.1.4定點數(shù)的編碼表示31

目錄計算機組成與系統(tǒng)結(jié)構(gòu)(第2版)2.2整數(shù)的表示36

2.2.1無符號整數(shù)的表示36

2.2.2帶符號整數(shù)的表示36

2.2.3C語言中的整數(shù)類型36

2.3實數(shù)的表示38

2.3.1浮點數(shù)的表示格式38

2.3.2浮點數(shù)的規(guī)格化39

2.3.3IEEE 754浮點數(shù)標準39

2.3.4C語言中的浮點數(shù)類型44

2.4十進制數(shù)的表示45

*2.4.1用ASCII碼字符表示45

*2.4.2用BCD碼表示46

2.5非數(shù)值數(shù)據(jù)的編碼表示46

2.5.1邏輯值46

*2.5.2西文字符47

*2.5.3漢字字符48

2.6數(shù)據(jù)的寬度和存儲50

2.6.1數(shù)據(jù)的寬度和單位50

2.6.2數(shù)據(jù)的存儲和排列順序51

2.7數(shù)據(jù)校驗碼54

2.7.1奇偶校驗碼55

2.7.2海明校驗碼56

2.7.3循環(huán)冗余校驗碼60

2.8本章小結(jié)62

習(xí)題62

第3章運算方法和運算部件66

3.1高級語言和機器指令中的運算66

*3.1.1C程序中涉及的運算66

*3.1.2MIPS指令中涉及的運算69

3.2基本運算部件70

3.2.1串行進位加法器71

3.2.2并行進位加法器72

3.2.3帶標志加法器73

3.2.4算術(shù)邏輯部件74

3.3定點數(shù)運算75

3.3.1補碼加減運算75

*3.3.2原碼加減運算77

*3.3.3移碼加減運算77

3.3.4原碼乘法運算78

3.3.5補碼乘法運算81

*3.3.6快速乘法器83

3.3.7原碼除法運算85

*3.3.8補碼除法運算90

3.4浮點數(shù)運算93

3.4.1浮點數(shù)加減運算93

*3.4.2浮點數(shù)乘除運算97

3.5運算部件的組成100

*3.5.1定點運算部件100

*3.5.2浮點運算部件102

3.6本章小結(jié)103

習(xí)題104

第4章指令系統(tǒng)107

4.1指令格式設(shè)計107

4.1.1指令地址碼的個數(shù)107

4.1.2指令格式設(shè)計原則108

4.2指令系統(tǒng)設(shè)計108

4.2.1基本設(shè)計問題109

4.2.2操作數(shù)類型110

4.2.3尋址方式110

4.2.4操作類型112

4.2.5操作碼編碼114

4.2.6標志信息的生成與使用116

4.2.7指令系統(tǒng)設(shè)計風(fēng)格118

4.3指令系統(tǒng)實例120

*4.3.1IA32指令系統(tǒng)120

*4.3.2ARM指令系統(tǒng)123

4.4程序的機器級表示125

4.4.1MIPS匯編語言和機器語言125

*4.4.2選擇結(jié)構(gòu)的機器代碼表示129

*4.4.3循環(huán)結(jié)構(gòu)的機器代碼表示130

*4.4.4過程調(diào)用的機器代碼表示131

4.5本章小結(jié)138

習(xí)題139

第5章中央處理器142

5.1CPU概述142

5.1.1指令執(zhí)行過程142

5.1.2CPU的基本功能和基本組成143

5.1.3數(shù)據(jù)通路的基本結(jié)構(gòu)144

5.2單周期處理器設(shè)計152

5.2.1指令功能的描述153

5.2.2數(shù)據(jù)通路的設(shè)計154

5.2.3控制邏輯單元的設(shè)計162

5.2.4時鐘周期的確定168

5.3多周期處理器設(shè)計169

*5.3.1信號競爭問題169

*5.3.2指令執(zhí)行狀態(tài)分析170

*5.3.3硬連線路控制器設(shè)計172

5.4微程序控制器設(shè)計175

5.4.1微程序控制器的結(jié)構(gòu)175

*5.4.2微命令編碼176

*5.4.3微指令地址的確定181

5.5異常和中斷處理184

5.5.1基本概念184

5.5.2異常處理過程186

*5.5.3帶異常處理的處理器設(shè)計187

5.6本章小結(jié)189

習(xí)題190

第6章指令流水線194

6.1流水線概述194

6.1.1流水線的執(zhí)行效率194

6.1.2適合流水線的指令集特征195

6.2流水線處理器的實現(xiàn)196

6.2.1每條指令的流水段分析196

6.2.2流水線數(shù)據(jù)通路的設(shè)計197

6.2.3流水線控制器的設(shè)計202

6.3流水線冒險及其處理203

6.3.1結(jié)構(gòu)冒險203

6.3.2數(shù)據(jù)冒險205

6.3.3控制冒險211

6.4高級流水線技術(shù)219

*6.4.1靜態(tài)多發(fā)射處理器220

*6.4.2動態(tài)多發(fā)射處理器223

*6.4.3Pentium 4處理器的流水線結(jié)構(gòu)227

6.5本章小結(jié)230

習(xí)題232

第7章存儲器分層體系結(jié)構(gòu)235

7.1存儲器概述235

7.1.1存儲器的分類235

7.1.2主存儲器的組成和基本操作236

7.1.3存儲器的主要性能指標237

7.1.4存儲器的層次化結(jié)構(gòu)238

7.2半導(dǎo)體隨機存取存儲器239

7.2.1基本存儲元件239

7.2.2SRAM芯片和DRAM芯片240

7.2.3SDRAM芯片技術(shù)244

7.3存儲器芯片的擴展及其與CPU的連接245

7.3.1內(nèi)存條和內(nèi)存條插槽245

7.3.2存儲器芯片的擴展247

7.4半導(dǎo)體只讀存儲器和Flash存儲器248

7.4.1半導(dǎo)體只讀存儲器248

7.4.2半導(dǎo)體Flash存儲器248

7.5并行存儲器結(jié)構(gòu)技術(shù)250

7.5.1雙口存儲器250

7.5.2多模塊存儲器250

7.6高速緩沖存儲器252

7.6.1程序訪問的局部性253

7.6.2cache的基本工作原理255

7.6.3cache行和主存塊之間的映射方式257

7.6.4cache中主存塊的替換算法264

7.6.5cache的一致性問題267

*7.6.6cache性能評估268

*7.6.7影響cache性能的因素269

*7.6.8cache 結(jié)構(gòu)舉例272

7.7虛擬存儲器274

*7.7.1進程與進程的上下文切換274

*7.7.2存儲器管理275

7.7.3虛擬地址空間277

7.7.4虛擬存儲器的實現(xiàn)279

*7.7.5存儲保護286

7.8本章小結(jié)287

習(xí)題288

第8章互連及輸入輸出組織294

8.1外部設(shè)備的分類與特點294

8.1.1外設(shè)的分類294

8.1.2外設(shè)的特點295

8.2輸入設(shè)備和輸出設(shè)備295

*8.2.1鍵盤295

*8.2.2鼠標器297

*8.2.3打印機297

*8.2.4顯示器299

8.3外部存儲設(shè)備301

8.3.1磁表面存儲原理301

8.3.2硬磁盤存儲器303

8.3.3冗余磁盤陣列307

8.3.4U盤和固態(tài)硬盤309

8.4外設(shè)與CPU、主存的互連310

8.4.1總線概述310

8.4.2基于總線的互連結(jié)構(gòu)312

8.5I/O接口317

8.5.1I/O接口的功能317

8.5.2I/O接口的通用結(jié)構(gòu)317

8.5.3I/O端口及其編址319

8.6I/O數(shù)據(jù)傳送控制方式320

8.6.1程序直接控制I/O方式320

8.6.2程序中斷I/O方式323

8.6.3DMA方式 333

8.7I/O子系統(tǒng)概述336

8.8內(nèi)核空間I/O軟件339

8.8.1與設(shè)備無關(guān)的I/O軟件339

8.8.2設(shè)備驅(qū)動程序341

8.8.3中斷服務(wù)程序342

8.9本章小結(jié)344

習(xí)題345

*第9章并行處理系統(tǒng)349

9.1并行處理系統(tǒng)概述349

9.1.1并行處理的主要技術(shù)問題349

9.1.2并行處理系統(tǒng)的分類351

9.2多處理器系統(tǒng)353

9.2.1UMA多處理器結(jié)構(gòu)354

9.2.2NUMA多處理器結(jié)構(gòu)356

9.2.3多處理器系統(tǒng)中的互連網(wǎng)絡(luò)358

9.2.4片級多處理器和多線程技術(shù)359

9.3多計算機系統(tǒng)360

9.3.1集群多計算機系統(tǒng)360

9.3.2網(wǎng)格多計算機系統(tǒng)364

9.4向量處理機和SIMD技術(shù)364

9.4.1向量處理機364

9.4.2Intel架構(gòu)中的SIMD技術(shù)366

9.4.3GPU架構(gòu)368

9.5并行處理編程模式簡介371

9.6本章小結(jié)374

參考文獻376

目錄計算機組成與系統(tǒng)結(jié)構(gòu)(第2版)2.2整數(shù)的表示36

2.2.1無符號整數(shù)的表示36

2.2.2帶符號整數(shù)的表示36

2.2.3C語言中的整數(shù)類型36

2.3實數(shù)的表示38

2.3.1浮點數(shù)的表示格式38

2.3.2浮點數(shù)的規(guī)格化39

2.3.3IEEE 754浮點數(shù)標準39

2.3.4C語言中的浮點數(shù)類型44

2.4十進制數(shù)的表示45

*2.4.1用ASCII碼字符表示45

*2.4.2用BCD碼表示46

2.5非數(shù)值數(shù)據(jù)的編碼表示46

2.5.1邏輯值46

*2.5.2西文字符47

*2.5.3漢字字符48

2.6數(shù)據(jù)的寬度和存儲50

2.6.1數(shù)據(jù)的寬度和單位50

2.6.2數(shù)據(jù)的存儲和排列順序51

2.7數(shù)據(jù)校驗碼54

2.7.1奇偶校驗碼55

2.7.2海明校驗碼56

2.7.3循環(huán)冗余校驗碼60

2.8本章小結(jié)62

習(xí)題62

第3章運算方法和運算部件66

3.1高級語言和機器指令中的運算66

*3.1.1C程序中涉及的運算66

*3.1.2MIPS指令中涉及的運算69

3.2基本運算部件70

3.2.1串行進位加法器71

3.2.2并行進位加法器72

3.2.3帶標志加法器73

3.2.4算術(shù)邏輯部件74

3.3定點數(shù)運算75

3.3.1補碼加減運算75

*3.3.2原碼加減運算77

*3.3.3移碼加減運算77

3.3.4原碼乘法運算78

3.3.5補碼乘法運算81

*3.3.6快速乘法器83

3.3.7原碼除法運算86

*3.3.8補碼除法運算90

3.4浮點數(shù)運算93

3.4.1浮點數(shù)加減運算93

*3.4.2浮點數(shù)乘除運算97

3.5運算部件的組成100

*3.5.1定點運算部件100

*3.5.2浮點運算部件102

3.6本章小結(jié)103

習(xí)題103

第4章指令系統(tǒng)107

4.1指令格式設(shè)計107

4.1.1指令地址碼的個數(shù)107

4.1.2指令格式設(shè)計原則108

4.2指令系統(tǒng)設(shè)計108

4.2.1基本設(shè)計問題109

4.2.2操作數(shù)類型110

4.2.3尋址方式110

4.2.4操作類型115

4.2.5操作碼編碼114

4.2.6標志信息的生成與使用116

4.2.7指令系統(tǒng)設(shè)計風(fēng)格118

4.3指令系統(tǒng)實例120

*4.3.1IA32指令系統(tǒng)120

*4.3.2ARM指令系統(tǒng)123

4.4程序的機器級表示125

4.4.1MIPS匯編語言和機器語言125

*4.4.2選擇結(jié)構(gòu)的機器代碼表示129

*4.4.3循環(huán)結(jié)構(gòu)的機器代碼表示130

*4.4.4過程調(diào)用的機器代碼表示131

4.5本章小結(jié)138

習(xí)題139

第5章中央處理器142

5.1CPU概述142

5.1.1指令執(zhí)行過程142

5.1.2CPU的基本功能和基本組成143

5.1.3數(shù)據(jù)通路的基本結(jié)構(gòu)144

5.2單周期處理器設(shè)計152

5.2.1指令功能的描述153

5.2.2數(shù)據(jù)通路的設(shè)計154

5.2.3控制邏輯單元的設(shè)計162

5.2.4時鐘周期的確定168

5.3多周期處理器設(shè)計169

*5.3.1信號競爭問題169

*5.3.2指令執(zhí)行狀態(tài)分析170

*5.3.3硬連線路控制器設(shè)計172

5.4微程序控制器設(shè)計175

5.4.1微程序控制器的結(jié)構(gòu)175

*5.4.2微命令編碼176

*5.4.3微指令地址的確定181

5.5異常和中斷處理184

5.5.1基本概念184

5.5.2異常處理過程186

*5.5.3帶異常處理的處理器設(shè)計187

5.6本章小結(jié)189

習(xí)題190

第6章指令流水線194

6.1流水線概述194

6.1.1流水線的執(zhí)行效率194

6.1.2適合流水線的指令集特征195

6.2流水線處理器的實現(xiàn)196

6.2.1每條指令的流水段分析196

6.2.2流水線數(shù)據(jù)通路的設(shè)計197

6.2.3流水線控制器的設(shè)計202

6.3流水線冒險及其處理203

6.3.1結(jié)構(gòu)冒險203

6.3.2數(shù)據(jù)冒險205

6.3.3控制冒險211

6.4高級流水線技術(shù)219

*6.4.1靜態(tài)多發(fā)射處理器220

*6.4.2動態(tài)多發(fā)射處理器223

*6.4.3Pentium 4處理器的流水線結(jié)構(gòu)227

6.5本章小結(jié)230

習(xí)題232

第7章存儲器分層體系結(jié)構(gòu)235

7.1存儲器概述235

7.1.1存儲器的分類235

7.1.2主存儲器的組成和基本操作236

7.1.3存儲器的主要性能指標237

7.1.4存儲器的層次化結(jié)構(gòu)238

7.2半導(dǎo)體隨機存取存儲器239

7.2.1基本存儲元件239

7.2.2SRAM芯片和DRAM芯片240

7.2.3SDRAM芯片技術(shù)244

7.3存儲器芯片的擴展及其與CPU的連接245

7.3.1內(nèi)存條和內(nèi)存條插槽245

7.3.2存儲器芯片的擴展247

7.4半導(dǎo)體只讀存儲器和Flash存儲器248

7.4.1半導(dǎo)體只讀存儲器248

7.4.2半導(dǎo)體Flash存儲器248

7.5并行存儲器結(jié)構(gòu)技術(shù)250

7.5.1雙口存儲器250

7.5.2多模塊存儲器250

7.6高速緩沖存儲器252

7.6.1程序訪問的局部性253

7.6.2cache的基本工作原理255

7.6.3cache行和主存塊之間的映射方式257

7.6.4cache中主存塊的替換算法264

7.6.5cache的一致性問題267

7.6.6cache性能評估268

*7.6.7影響cache性能的因素269

*7.6.8cache 結(jié)構(gòu)舉例272

7.7虛擬存儲器274

*7.7.1進程與進程的上下文切換274

*7.7.2存儲器管理275

7.7.3虛擬地址空間277

7.7.4虛擬存儲器的實現(xiàn)279

*7.7.5存儲保護285

7.8本章小結(jié)287

習(xí)題287

第8章互連及輸入輸出組織293

8.1外部設(shè)備的分類與特點293

8.1.1外設(shè)的分類293

8.1.2外設(shè)的特點294

8.2輸入設(shè)備和輸出設(shè)備294

*8.2.1鍵盤294

*8.2.2鼠標器296

*8.2.3打印機296

*8.2.4顯示器298

8.3外部存儲設(shè)備300

8.3.1磁表面存儲原理300

8.3.2硬磁盤存儲器302

8.3.3冗余磁盤陣列306

8.3.4U盤和固態(tài)硬盤308

8.4外設(shè)與CPU、主存的互連309

8.4.1總線概述309

8.4.2基于總線的互連結(jié)構(gòu)311

8.5I/O接口316

8.5.1I/O接口的功能316

8.5.2I/O接口的通用結(jié)構(gòu)316

8.5.3I/O端口及其編址318

8.6I/O數(shù)據(jù)傳送控制方式319

8.6.1程序直接控制I/O方式319

8.6.2程序中斷I/O方式322

8.6.3DMA方式 332

8.7I/O子系統(tǒng)概述335

8.8內(nèi)核空間I/O軟件338

8.8.1與設(shè)備無關(guān)的I/O軟件338

8.8.2設(shè)備驅(qū)動程序340

8.8.3中斷服務(wù)程序341

8.9本章小結(jié)343

習(xí)題344

第9章并行處理系統(tǒng)348

9.1并行處理系統(tǒng)概述348

9.1.1并行處理的主要技術(shù)問題348

9.1.2并行處理系統(tǒng)的分類350

9.2多處理器系統(tǒng)352

9.2.1UMA多處理器結(jié)構(gòu)353

9.2.2NUMA多處理器結(jié)構(gòu)355

9.2.3多處理器系統(tǒng)中的互連網(wǎng)絡(luò)357

9.2.4片級多處理器和多線程技術(shù)358

9.3多計算機系統(tǒng)359

9.3.1集群多計算機系統(tǒng)359

9.3.2網(wǎng)格多計算機系統(tǒng)363

9.4向量處理機和SIMD技術(shù)363

9.4.1向量處理機363

9.4.2Intel架構(gòu)中的SIMD技術(shù)365

9.4.3GPU架構(gòu)367

9.5并行處理編程模式簡介370

9.6本章小結(jié)373

參考文獻375

第1章計算機系統(tǒng)概述1

1.1計算機的發(fā)展歷程1

1.1.1通用電子計算機的誕生1

1.1.2第一代計算機2

1.1.3第二代計算機2

1.1.4第三代計算機3

1.1.5第四代計算機3

1.2計算機系統(tǒng)的基本組成4

1.2.1計算機硬件4

1.2.2計算機軟件8

1.3計算機系統(tǒng)的層次結(jié)構(gòu)8

1.3.1計算機系統(tǒng)抽象層的轉(zhuǎn)換9

1.3.2計算機系統(tǒng)的不同用戶10

1.4程序開發(fā)與執(zhí)行過程11

1.4.1從源程序到可執(zhí)行程序11

1.4.2可執(zhí)行文件的啟動和執(zhí)行13

1.4.3程序與指令的關(guān)系14

1.4.4指令的執(zhí)行過程15

1.5計算機系統(tǒng)性能評價16

1.5.1計算機性能的定義17

1.5.2計算機性能的測試17

1.5.3用指令執(zhí)行速度進行性能評估19

1.5.4用基準程序進行性能評估20

1.6本章小結(jié) 21

習(xí)題22

第2章數(shù)據(jù)的機器級表示24

2.1數(shù)制和編碼24

2.1.1信息的二進制編碼24

2.1.2進位記數(shù)制26

2.1.3定點與浮點表示30

2.1.4定點數(shù)的編碼表示30

目錄計算機組成與系統(tǒng)結(jié)構(gòu)(第2版)2.2整數(shù)的表示35

2.2.1無符號整數(shù)的表示35

2.2.2帶符號整數(shù)的表示35

2.2.3C語言中的整數(shù)類型35

2.3實數(shù)的表示37

2.3.1浮點數(shù)的表示格式37

2.3.2浮點數(shù)的規(guī)格化38

2.3.3IEEE 754浮點數(shù)標準38

2.3.4C語言中的浮點數(shù)類型43

2.4十進制數(shù)的表示44

2.4.1用ASCII碼字符表示44

2.4.2用BCD碼表示45

2.5非數(shù)值數(shù)據(jù)的編碼表示45

2.5.1邏輯值45

2.5.2西文字符46

2.5.3漢字字符47

2.6數(shù)據(jù)的寬度和存儲49

2.6.1數(shù)據(jù)的寬度和單位49

2.6.2數(shù)據(jù)的存儲和排列順序50

2.7數(shù)據(jù)校驗碼53

2.7.1奇偶校驗碼54

2.7.2海明校驗碼55

2.7.3循環(huán)冗余校驗碼59

2.8本章小結(jié)61

習(xí)題61

第3章運算方法和運算部件65

3.1高級語言和機器指令中的運算65

3.1.1C程序中涉及的運算65

3.1.2MIPS指令中涉及的運算68

3.2基本運算部件69

3.2.1串行進位加法器70

3.2.2并行進位加法器71

3.2.3帶標志加法器72

3.2.4算術(shù)邏輯部件73

3.3定點數(shù)運算74

3.3.1補碼加減運算74

3.3.2原碼加減運算76

3.3.4原碼乘法運算77

3.3.5補碼乘法運算80

3.3.6快速乘法器82

3.3.7原碼除法運算85

3.3.8補碼除法運算89

3.4浮點數(shù)運算92

3.4.1浮點數(shù)加減運算92

3.4.2浮點數(shù)乘除運算96

3.5運算部件的組成99

3.5.1定點運算部件99

3.5.2浮點運算部件101

3.6本章小結(jié)102

習(xí)題102

第4章指令系統(tǒng)106

4.1指令格式設(shè)計106

4.1.1指令地址碼的個數(shù)106

4.1.2指令格式設(shè)計原則107

4.2指令系統(tǒng)設(shè)計107

4.2.1基本設(shè)計問題108

4.2.2操作數(shù)類型109

4.2.3尋址方式109

4.2.5操作碼編碼113

4.2.6標志信息的生成與使用115

4.2.7指令系統(tǒng)設(shè)計風(fēng)格117

4.3指令系統(tǒng)實例119

4.3.1IA32指令系統(tǒng)119

4.3.2ARM指令系統(tǒng)122

4.4程序的機器級表示124

4.4.1MIPS匯編語言和機器語言124

4.4.2選擇結(jié)構(gòu)的機器代碼表示128

4.4.3循環(huán)結(jié)構(gòu)的機器代碼表示129

4.4.4過程調(diào)用的機器代碼表示130

4.5本章小結(jié)137

習(xí)題138

第5章中央處理器141

5.1CPU概述141

5.1.1指令執(zhí)行過程141

5.1.2CPU的基本功能和基本組成142

5.1.3數(shù)據(jù)通路的基本結(jié)構(gòu)143

5.2單周期處理器設(shè)計151

5.2.1指令功能的描述152

5.2.2數(shù)據(jù)通路的設(shè)計153

5.2.3控制邏輯單元的設(shè)計161

5.2.4時鐘周期的確定167

5.3多周期處理器設(shè)計168

5.3.1信號競爭問題168

5.3.2指令執(zhí)行狀態(tài)分析169

5.3.3硬連線路控制器設(shè)計171

5.4微程序控制器設(shè)計174

5.4.1微程序控制器的結(jié)構(gòu)174

5.4.2微命令編碼175

5.4.3微指令地址的確定180

5.5異常和中斷處理183

5.5.1基本概念183

5.5.2異常處理過程185

5.5.3帶異常處理的處理器設(shè)計186

5.6本章小結(jié)188

習(xí)題189

第6章指令流水線193

6.1流水線概述193

6.1.1流水線的執(zhí)行效率193

6.1.2適合流水線的指令集特征194

6.2流水線處理器的實現(xiàn)195

6.2.1每條指令的流水段分析195

6.2.2流水線數(shù)據(jù)通路的設(shè)計196

6.2.3流水線控制器的設(shè)計201

6.3流水線冒險及其處理202

6.3.1結(jié)構(gòu)冒險202

6.3.2數(shù)據(jù)冒險204

6.3.3控制冒險210

6.4高級流水線技術(shù)218

6.4.1靜態(tài)多發(fā)射處理器219

6.4.2動態(tài)多發(fā)射處理器222

6.4.3Pentium 4處理器的流水線結(jié)構(gòu)226

6.5本章小結(jié)229

習(xí)題231

第7章存儲器分層體系結(jié)構(gòu)234

7.1存儲器概述234

7.1.1存儲器的分類234

7.1.2主存儲器的組成和基本操作235

7.1.3存儲器的主要性能指標236

7.1.4存儲器的層次化結(jié)構(gòu)237

7.2半導(dǎo)體隨機存取存儲器238

7.2.1基本存儲元件238

7.2.2靜態(tài)SRAM芯片和DRAM芯片239

7.2.3SDRAM芯片技術(shù)243

7.3存儲器芯片的擴展及其與CPU的連接244

7.3.1內(nèi)存條和內(nèi)存條插槽244

7.3.2存儲器芯片的擴展246

7.4半導(dǎo)體只讀存儲器和Flash存儲器247

7.4.1半導(dǎo)體只讀存儲器247

7.4.2半導(dǎo)體Flash存儲器247

7.5并行存儲器結(jié)構(gòu)技術(shù)249

7.5.1雙口存儲器249

7.5.2多模塊存儲器249

7.6高速緩沖存儲器251

7.6.1程序訪問的局部性252

7.6.2cache的基本工作原理254

7.6.3cache行和主存塊之間的映射方式256

7.6.4cache中主存塊的替換算法263

7.6.5cache的一致性問題266

7.6.6cache性能評估267

7.6.7影響cache性能的因素268

7.6.8cache 結(jié)構(gòu)舉例271

7.7虛擬存儲器273

7.7.1進程與進程的上下文切換273

7.7.2存儲器管理274

7.7.3虛擬地址空間276

7.7.4虛擬存儲器的實現(xiàn)278

7.7.5存儲保護284

7.8本章小結(jié)286

習(xí)題286

第8章互連及輸入輸出組織292

8.1外部設(shè)備的分類與特點292

8.1.1外設(shè)的分類292

8.1.2外設(shè)的特點293

8.2輸入設(shè)備和輸出設(shè)備293

8.2.1鍵盤293

8.2.2鼠標器295

8.2.3打印機295

8.2.4顯示器297

8.3外部存儲設(shè)備299

8.3.1磁表面存儲原理299

8.3.2硬磁盤存儲器301

8.3.3冗余磁盤陣列305

8.3.4U盤和固態(tài)硬盤307

8.4外設(shè)與CPU、主存的互連308

8.4.1總線概述308

8.4.2基于總線的互連結(jié)構(gòu)310

8.5I/O接口315

8.5.1I/O接口的功能315

8.5.2I/O接口的通用結(jié)構(gòu)315

8.5.3I/O端口及其編址317

8.6I/O數(shù)據(jù)傳送控制方式318

8.6.1程序直接控制I/O方式318

8.6.2程序中斷I/O方式321

8.6.3DMA方式 331

8.7I/O子系統(tǒng)概述334

8.8內(nèi)核空間I/O軟件337

8.8.1與設(shè)備無關(guān)的I/O軟件337

8.8.2設(shè)備驅(qū)動程序339

8.8.3中斷服務(wù)程序340

8.9本章小結(jié)342

習(xí)題343

第9章并行處理系統(tǒng)347

9.1并行處理系統(tǒng)概述347

9.1.1并行處理的主要技術(shù)問題347

9.1.2并行處理系統(tǒng)的分類349

9.2多處理器系統(tǒng)351

9.2.1UMA多處理器結(jié)構(gòu)352

9.2.2NUMA多處理器結(jié)構(gòu)354

9.2.3多處理器系統(tǒng)中的互連網(wǎng)絡(luò)356

9.2.4片級多處理器和多線程技術(shù)357

9.3多計算機系統(tǒng)358

9.3.1集群多計算機系統(tǒng)358

9.3.2網(wǎng)格多計算機系統(tǒng)362

9.4向量處理機和SIMD技術(shù)362

9.4.1向量處理機362

9.4.2Intel架構(gòu)中的SIMD技術(shù)364

9.4.3GPU架構(gòu)366

9.5并行處理編程模式簡介369

9.6本章小結(jié)372

參考文獻374

第1章計算機系統(tǒng)概述1

1.1計算機系統(tǒng)的基本組成及其層次結(jié)構(gòu)1

1.2計算機硬件的5個功能部件及其功能4

1.3計算機系統(tǒng)主要的技術(shù)與性能指標7

1.4計算機的體系結(jié)構(gòu)、組成和實現(xiàn)概述9

1.5計算機發(fā)展進步、分類和拓展應(yīng)用的進程10

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議13

習(xí)題與思考題14

第2章數(shù)字電路基礎(chǔ)和常用器件15

2.1數(shù)字電路的基本元件15

2.1.1晶體二極管與三極管15

2.1.2應(yīng)用案例16

2.2數(shù)字電路基礎(chǔ)及其相關(guān)處理方法18

2.2.13種基本邏輯關(guān)系18

2.2.2邏輯函數(shù)及其描述方法21

2.2.3邏輯函數(shù)的特性、規(guī)則與應(yīng)用22

2.3組合邏輯電路及時序邏輯電路23

2.3.1常用邏輯門器件23

2.3.2時序邏輯電路26

2.3.3存儲器芯片簡介30

2.3.4幾個專用功能器件和存儲器芯片的引腳圖30

2.4現(xiàn)場可編程邏輯器件及其應(yīng)用31

2.4.1現(xiàn)場可編程器件概述31

2.4.2CPLD和FPGA的編程與應(yīng)用34

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議35

習(xí)題與思考題35

第3章數(shù)據(jù)表示、運算算法和線路實現(xiàn)37

3.1數(shù)字化信息編碼的概念和二進制編碼知識37

3.1.1數(shù)字化信息編碼的概念37

3.1.2二進制編碼和碼制轉(zhuǎn)換38

3.1.3檢錯糾錯碼44

3.2數(shù)據(jù)表示48

3.2.1邏輯類型數(shù)據(jù)的表示48

3.2.2字符類型數(shù)據(jù)的表示48

3.2.3多媒體信息編碼51

3.2.4數(shù)值類型數(shù)據(jù)的表示53

3.3二進制數(shù)值數(shù)據(jù)的編碼方案與運算算法58

3.3.1原碼、反碼、補碼的定義58

3.3.2補碼加、減運算規(guī)則和電路實現(xiàn)62

3.3.3原碼一位乘法、除法的實現(xiàn)方案64

3.3.4實現(xiàn)乘法、除法的其他方案69

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議74

習(xí)題與思考題75

目錄計算機組成與體系結(jié)構(gòu)(第2版)第4章運算器部件77

4.1算術(shù)邏輯運算單元的功能設(shè)計與線路實現(xiàn)77

4.2定點運算器79

4.2.1定點運算器部件的功能、組成與控制概述79

4.2.2運算器芯片Am2901實例與使用80

4.2.3MIPS多指令周期CPU系統(tǒng)的運算器的組成及其功能84

4.2.4簡化TEC2000計算機的運算器部件的功能、組成與設(shè)計85

4.3浮點運算和浮點運算器91

4.3.1浮點數(shù)的運算規(guī)則91

4.3.2浮點運算器舉例95

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議97

習(xí)題與思考題98

第5章指令系統(tǒng)和匯編語言程序設(shè)計101

5.1指令格式和指令系統(tǒng)概述101

5.1.1指令的定義和指令格式101

5.1.2操作碼的組織與編碼102

5.1.3操作數(shù)的指定與使用103

5.1.4指令的分類104

5.1.5指令周期及其對計算機性能和硬件結(jié)構(gòu)的影響105

5.2基本尋址方式概述107

5.3指令系統(tǒng)舉例109

5.3.1Pentium Ⅱ計算機的指令系統(tǒng)110

5.3.2MIPS32計算機的指令系統(tǒng)112

5.3.3PDP11計算機的指令系統(tǒng)113

5.3.4TEC2000 計算機的指令系統(tǒng)115

5.4TEC2000計算機的匯編語言程序設(shè)計118

5.4.1匯編語言及其程序設(shè)計中的有關(guān)概念118

5.4.2教學(xué)計算機的匯編程序設(shè)計舉例120

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議125

習(xí)題與思考題126

第6章控制器128

6.1控制器的功能與組成概述128

6.2硬連線控制器129

6.2.1硬連線控制器的組成和運行原理簡介130

6.2.2MIPS32計算機的控制器簡介131

6.2.3TEC2000和THFPGA計算機控制器概述136

6.2.4簡化TEC2000的CPU系統(tǒng)的設(shè)計146

6.3微程序控制器部件157

6.3.1微程序控制器的基本組成和運行原理157

6.3.2微程序設(shè)計中的下地址形成邏輯和微程序設(shè)計160

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議163

習(xí)題與思考題164

第7章多級結(jié)構(gòu)存儲器系統(tǒng)和主存儲器168

7.1存儲器系統(tǒng)概述168

7.1.1存儲器分類168

7.1.2存儲器系統(tǒng)目標169

7.1.3多級結(jié)構(gòu)存儲器系統(tǒng)171

7.2主存儲器172

7.2.1主存儲器概述172

7.2.2動態(tài)存儲器的存儲原理174

7.2.3靜態(tài)存儲器的存儲原理175

7.2.4存儲器容量擴展176

7.3教學(xué)計算機的主存儲器實例178

7.4提高主存儲器性能的途徑181

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議183

習(xí)題與思考題183

第8章高速緩沖存儲器和虛擬存儲器185

8.1高速緩沖存儲器185

8.1.1Cache的運行原理185

8.1.2Cache的3種映像方式187

8.1.3Cache實用中的問題189

8.2虛擬存儲器部件192

8.2.1虛擬存儲器的概念介紹192

8.2.2段式存儲管理192

8.2.3頁式存儲管理193

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議195

習(xí)題與思考題195

第9章外部存儲器設(shè)備198

9.1外存設(shè)備概述198

9.1.1主要技術(shù)指標198

9.1.2磁記錄原理與記錄方式199

9.2磁盤設(shè)備201

9.2.1磁記錄介質(zhì)201

9.2.2磁盤驅(qū)動器202

9.2.3磁盤控制器203

9.3磁盤陣列204

9.4光盤設(shè)備207

9.4.1只讀光盤207

9.4.2可刻光盤208

9.4.3可擦寫光盤210

9.4.4DVD210

9.4.5BluRay211

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議211

習(xí)題與思考題211

第10章輸入輸出設(shè)備212

10.1輸入輸出設(shè)備概述212

10.2常用的輸入設(shè)備213

10.3常用的輸出設(shè)備215

10.3.1點陣式輸出設(shè)備基本原理215

10.3.2顯示器的組成和運行原理216

10.3.3打印機的組成和運行原理220

10.3.4計算機終端223

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議224

習(xí)題與思考題224

第11章輸入輸出系統(tǒng)225

11.1計算機輸入輸出系統(tǒng)概述225

11.2計算機總線226

11.2.1總線概述226

11.2.2總線結(jié)構(gòu)228

11.2.3總線寬度229

11.2.4總線時鐘230

11.2.5總線仲裁232

11.2.6總線舉例234

11.3輸入輸出接口240

11.3.1輸入輸出接口的功能240

11.3.2通用可編程接口組成240

11.3.3輸入輸出接口舉例241

11.4輸入輸出方式244

11.4.1程序直接控制方式244

11.4.2程序中斷傳送方式244

11.4.3直接存儲器訪問方式247

11.4.4I/O通道控制方式249

11.4.5外圍處理機方式249

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議249

習(xí)題與思考題250

第12章流水線技術(shù)252

12.1流水線的基本概念252

12.1.1流水線的概念252

12.1.2流水線的表示方法254

12.1.3流水線的特點255

12.1.4流水線的分類方法256

12.2流水線的性能指標259

12.2.1流水線的吞吐率259

12.2.2流水線的加速比262

12.2.3流水線的效率262

12.2.4流水線的最佳段數(shù)263

12.3DLX指令集與DLX流水線263

12.3.1DLX指令集結(jié)構(gòu)介紹263

12.3.2DLX的一種簡單實現(xiàn)268

12.3.3DLX流水線的實現(xiàn)原理270

12.4流水線中的相關(guān)問題273

12.4.1結(jié)構(gòu)相關(guān)273

12.4.2數(shù)據(jù)相關(guān)275

12.4.3控制相關(guān)281

12.5指令級并行技術(shù)285

12.5.1基本概念285

12.5.2多指令發(fā)射技術(shù)286

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議289

習(xí)題與思考題289

第13章并行計算機體系結(jié)構(gòu)291

13.1并行計算機體系結(jié)構(gòu)概述291

13.1.1計算機體系結(jié)構(gòu)的發(fā)展291

13.1.2計算機體系結(jié)構(gòu)的分類292

13.1.3并行計算機體系結(jié)構(gòu)分類294

13.2并行計算機系統(tǒng)的設(shè)計問題295

13.2.1并行計算機系統(tǒng)的互聯(lián)網(wǎng)絡(luò)295

13.2.2并行計算機系統(tǒng)的性能問題300

13.2.3并行計算機系統(tǒng)的軟件問題302

13.3SIMD計算機簡介303

13.3.1陣列處理機303

13.3.2向量處理機304

13.4共享內(nèi)存的多處理機系統(tǒng)306

13.4.1一致性內(nèi)存訪問的UMA多處理機系統(tǒng)307

13.4.2非一致性內(nèi)存訪問的NUMA多處理機系統(tǒng)312

13.4.3基于Cache內(nèi)存訪問的COMA多處理機系統(tǒng)314

13.5基于消息傳遞的多計算機系統(tǒng)314

13.5.1大規(guī)模并行處理機316

13.5.2工作站集群316

本章內(nèi)容小結(jié)和學(xué)習(xí)方法建議317

習(xí)題與思考題318

主要參考書319

本書主要介紹計算機組成與系統(tǒng)結(jié)構(gòu)涉及的相關(guān)概念、理論和技術(shù)內(nèi)容，主要包括指令集體系結(jié)構(gòu)、數(shù)據(jù)的表示和存儲，以及實現(xiàn)指令集體系結(jié)構(gòu)的計算機各部件的內(nèi)部工作原理、組成結(jié)構(gòu)及其相互連接關(guān)系。全書共9章: 第1章對計算機系統(tǒng)及其性能評價進行概述性介紹，第2、3章主要介紹數(shù)據(jù)的機器級表示、運算以及運算部件的結(jié)構(gòu)與設(shè)計，第4~6章介紹指令系統(tǒng)以及各種CPU設(shè)計技術(shù)，第7章主要介紹包含主存、cache和虛擬存儲器在內(nèi)的存儲器分層體系結(jié)構(gòu)，第8章介紹總線互連以及輸入輸出系統(tǒng)，第9章介紹并行處理計算系統(tǒng)的基本硬件結(jié)構(gòu)和并行程序設(shè)計編程模型。 本書內(nèi)容詳盡，概念清楚，通俗易懂，實例豐富，并提供大量典型習(xí)題供讀者練習(xí)。

第1章計算機系統(tǒng)結(jié)構(gòu)概述

1.1概述

1.1.1計算機的應(yīng)用

1.1.2計算機的類型、特征和性能指標

1.2計算機系統(tǒng)的組成

1.2.1計算機系統(tǒng)的硬件組成

1.2.2計算機系統(tǒng)的軟件組成

1.3計算機的層次結(jié)構(gòu)

1.3.1計算機系統(tǒng)的層次結(jié)構(gòu)

1.3.2硬軟件在邏輯上的等價性

1.4未來計算機的發(fā)展趨勢

1.4.1計算機的發(fā)展概況

1.4.2計算機發(fā)展總趨勢

1.5實例:打開計算機機箱

1.5.1剖析鼠標

1.5.2觀察顯示器

1.5.3打開機箱

本章小結(jié)

習(xí)題1

第2章運算器原理與設(shè)計

2.1信息在計算機中的表示

2.1.1數(shù)的表示

2.1.2非數(shù)值數(shù)據(jù)的表示方法

2.1.3數(shù)據(jù)校驗碼

2.2算術(shù)邏輯運算基礎(chǔ)

2.2.1定點書的加減法

2.2.2定點乘法運算

2.2.3定點除法運算

2.2.4浮點數(shù)的四則運算

2.2.5邏輯運算

2.3ALU原理、組織和設(shè)計

2.3.1運算器的基本結(jié)構(gòu)

2.3.2加法器及其進位系統(tǒng)

2.3.3集成電路構(gòu)成ALU

2.3.4運算器ALU設(shè)計

2.4實例:IA-32中的浮點部件

2.4.1IA-32的浮點系統(tǒng)結(jié)構(gòu)

2.4.2IntelSSE2浮點體系結(jié)構(gòu)

本章小結(jié)

習(xí)題2

第3章層次結(jié)構(gòu)的存儲器組織和設(shè)計

3.1概述

3.1.1存儲系統(tǒng)的層次結(jié)構(gòu)

3.1.2存儲器分類

3.1.3主存儲器的性能指標

3.2半導(dǎo)體存儲器和存儲芯片

3.2.1SRAM存儲元和芯片

3.2.2動態(tài)MOS存儲元和芯片

3.2.3只讀存儲器芯片

3.3主存儲器系統(tǒng)設(shè)計

3.3.1高性能存儲器

3.3.2主存系統(tǒng)組織設(shè)計

3.4層次結(jié)構(gòu)的存儲系統(tǒng)組織

3.4.1高速緩存Cache

3.4.2虛擬存儲器

3.5實例:IntelPentiumP4和AMDOpteron的存儲器層次結(jié)構(gòu)

3.5.1IntelPentiumP4和AMDOpteron的層次結(jié)構(gòu)存儲器

3.5.2減少缺失損失的技術(shù)

本章小結(jié)

習(xí)題3

第4章指令系統(tǒng)

4.1指令功能和類型

4.1.1概述

4.1.2數(shù)據(jù)傳送類指令

4.1.3輸入/輸出指令

4.1.4算術(shù)運算類指令

4.1.5邏輯運算類指令

4.1.6程序轉(zhuǎn)移控制類指令

4.1.7處理機控制類指令

4.1.8其他指令

4.2指令格式

4.2.1指令字長

4.2.2操作碼

4.2.3地址碼

4.3尋址方式

4.3.1指令的尋址方式

4.3.2操作數(shù)尋址方式

4.4RISC與CISC指令系統(tǒng)

4.4.1CISC的特點

4.4.2RISC結(jié)構(gòu)采用的基本技術(shù)

4.4.3經(jīng)典CISC和純RISC體系結(jié)構(gòu)的比較

4.5實例:Intelx86指令系統(tǒng)

4.5.1Intelx86指令系統(tǒng)特點

4.5.2Intelx86指令系統(tǒng)簡介

本章小結(jié)

習(xí)題4

第5章中央處理器原理與設(shè)計

5.1處理器工作原理

5.1.1處理器的功能

5.1.2處理器組成

5.1.3指令周期

5.1.4時序產(chǎn)生器

5.1.5時序控制方式

5.1.6利用流水線提高處理器性能

5.2控制器設(shè)計方法

5.2.1硬布線邏輯控制器設(shè)計

5.2.2微程序控制器設(shè)計

5.2.3可編程邏輯設(shè)計

5.3實例:典型的處理器

5.3.1INTEL8086/80286/80386/80486處理器

5.3.2INTELPentium系列處理器

5.3.3ARM處理器