高壓靜電場下具有超低介電常數(shù)高分子材料的研制項目摘要

作為重要工程塑料，聚合物的介電性質(zhì)研究具有重要的理論和應用意義,然而現(xiàn)有的低介電材料介電范圍無法滿足需求。最近我們采用電紡絲技術(shù)制備出介電常數(shù)在1.5左右的多種高分子超低介電纖維膜（見前期工作），達到了國際的先進水平，但其原理尚不十分清晰，高分子納米微結(jié)構(gòu)與超低介電性能之間存在許多科學問題需要解決。例如：材料方面，涉及高分子的基團類型、分子結(jié)構(gòu)、納米尺寸效應；反應類型方面，線形還是交聯(lián)反應；工藝方面，分子極化程度（極化電壓）；測試方面，溫度、頻率；凝聚態(tài)結(jié)構(gòu)上包括分子堆積、偶極子的宏觀取向、各種極化（位移極化、取向極化和界面極化）的貢獻、殘余電荷數(shù)量、耗散速率等。因此，我們在此提出這個科學課題，希望得到國家基金委的支持，探究高分子納米微結(jié)構(gòu)與超低介電性能的關(guān)系，建立電場誘導下分子極化的新理論和新方法，探尋能夠采用多種普通高分子制備超低介電材料的新途徑，為電子工業(yè)發(fā)展提供參考數(shù)據(jù)與理論依據(jù)。

介質(zhì)在外加電場時會產(chǎn)生感應電荷而削弱電場，原外加電場（真空中）與最終介質(zhì)中電場比值即為相對介電常數(shù)（relative permittivity 或 dielectric constant），又稱誘電率，與頻率相關(guān)。介電常數(shù)是相對介電常數(shù)與真空中絕對介電常數(shù)乘積。如果有高介電常數(shù)的材料放在電場中，電場強度會在電介質(zhì)內(nèi)有可觀的下降。理想導體的相對介電常數(shù)為無窮大。

根據(jù)物質(zhì)的介電常數(shù)可以判別高分子材料的極性大小。通常，相對介電常數(shù)大于3.6的物質(zhì)為極性物質(zhì)；相對介電常數(shù)在2.8~3.6范圍內(nèi)的物質(zhì)為弱極性物質(zhì)；相對介電常數(shù)小于2.8為非極性物質(zhì)。

使用特定天線測量地層介電常數(shù)的測井方法。根據(jù)測量目的不同，又分為幅度介電測井，相位介電測井。

介電測井：石油和多數(shù)造巖礦物的介電常數(shù)不超過2～10；水的介電常數(shù)ε水為80左右。因此,巖層的總介電常數(shù)在很大程度上取決于單位體積中水的含量。它和利用電阻率區(qū)分油水層和求含水飽和度的方法不同,不要求地層水必須是含鹽的,也不需要知道地層水電阻率。巖石的介電性質(zhì)只在高頻電磁場下才能清楚地表現(xiàn)出來,所以介電測井采用高頻(由幾十兆赫到一千兆赫左右)。因此,也稱電磁波測井(electromagneticpropagationlogging),或電磁波傳播測井。它是通過測量電磁波在地層中的傳播時間和衰減系數(shù)計算出地層的介電常數(shù)和電導率。常用的介電測井分兩類,Schlumberger公司分別稱它們?yōu)镋FF和DFF測井。EPT測井探測范圍較淺(相當于沖洗帶),采用11GHz工作頻率；DPT探測深度較大,工作頻率為25MHz左右介電測井工具

相位介電測井,是測量電磁波傳播過程的相位差,進而確定地層介電常數(shù)的一種測井方法。大量的巖石電性研究結(jié)果表明,巖石的介電常數(shù)。:取決于下列因素:巖石含水量(即孔隙度小與含水飽和度S、的乘積中sw)、泥質(zhì)含量、巖石骨架的介電常數(shù)e一。和水的分布狀況。對于某一具體儲集層來講,巖石骨架的組成基本相同,孔隙結(jié)構(gòu)大致相似,與巖石骨架組份有關(guān)的衡二。和與孔隙結(jié)構(gòu)有關(guān)的水分布狀況可以由巖電實驗室測得。因此,只要用其它測井方法測知泥質(zhì)含量和孔隙度,就能夠用。:求出S、、。相位介電測井方法,是在井軸上放置一個高頻(例如60兆赫)電磁波發(fā)射源,向地層發(fā)射高頻電磁波。在離源不同距離Ll、玩的井軸上,各放一個接收探頭,接收傳播過來的電磁波,并且檢測兩者的相位差△甲。這個相位差△甲,在儀器使用的頻率、線圈系長度和測量間貶一定時,通常主要取決于地層的介電常數(shù)。2100433B

近十年來，半導體工業(yè)界對低介電常數(shù)材料的研究日益增多，材料的種類也五花八門。然而這些低介電常數(shù)材料能夠在集成電路生產(chǎn)工藝中應用的速度卻遠沒有人們想象的那么快。其主要原因是許多低介電常數(shù)材料并不能滿足集成電路工藝應用的要求。圖2是不同時期半導體工業(yè)界預計低介電常數(shù)材料在集成電路工藝中應用的前景預測。

早在1997年，人們就認為在2003年，集成電路工藝中將使用的絕緣材料的介電常數(shù)（k值）將達到1.5。然而隨著時間的推移，這種樂觀的估計被不斷更新。到2003年，國際半導體技術(shù)規(guī)劃（ITRS 2003[7]）給出低介電常數(shù)材料在集成電路未來幾年的應用，其介電常數(shù)范圍已經(jīng)變成2.7~3.1。

造成人們的預計與現(xiàn)實如此大差異的原因是，在集成電路工藝中，低介電常數(shù)材料必須滿足諸多條件，例如：足夠的機械強度（MECHANICAL strength）以支撐多層連線的架構(gòu)、高楊氏系數(shù)（Young's modulus）、高擊穿電壓（breakdown voltage＞4MV/cm）、低漏電（leakage current＜10^(-9) at 1MV/cm）、高熱穩(wěn)定性（thermal stability＞450oC）、良好的粘合強度（adhesion strength）、低吸水性（low moisture uptake）、低薄膜應力（low film stress）、高平坦化能力（planarization）、低熱漲系數(shù)（coefficient of thermal expansion）以及與化學機械拋光工藝的兼容性（compatibility with CMP process）等等。能夠滿足上述特性的低介電常數(shù)材料并不容易獲得。例如，薄膜的介電常數(shù)與熱傳導系數(shù)往往就呈反比關(guān)系。因此，低介電常數(shù)材料本身的特性就直接影響到工藝集成的難易度。

在超大規(guī)模集成電路制造商中，TSMC、 Motorola、AMD以及NEC等許多公司為了開發(fā)90nm及其以下技術(shù)的研究，先后選用了應用材料公司（Applied Materials）的 Black Diamond 作為低介電常數(shù)材料。該材料采用PE-CVD技術(shù)[8] ，與現(xiàn)有集成電路生產(chǎn)工藝完全融合，并且引入BLOk薄膜作為低介電常數(shù)材料與金屬間的隔離層，很好的解決了上述提及的諸多問題，是已經(jīng)用于集成電路商業(yè)化生產(chǎn)為數(shù)不多的低介電常數(shù)材料之一。