PADSLogic高速電路設(shè)計(jì)電路圖篇

對(duì)于剛剛進(jìn)入高速數(shù)字電路設(shè)計(jì)領(lǐng)域的工程技術(shù)人員而言，高速數(shù)字電路設(shè)計(jì)所涉及的信號(hào)完整性(SI)、電源完整性(PI)、電磁完整性(EMI)的內(nèi)容和問題實(shí)在太多，需要面對(duì)復(fù)雜的理論推導(dǎo)、建模和仿真分析，以及名目繁多的高速現(xiàn)象，大量的、甚至矛盾的經(jīng)驗(yàn)法則和設(shè)計(jì)原則。

本書是為從事高速數(shù)字電路設(shè)計(jì)的工程技術(shù)人員編寫的一本介紹高速數(shù)字電路設(shè)計(jì)基本知識(shí)、設(shè)計(jì)要求與方法的參考書。本書沒有大量的理論介紹、公式推導(dǎo)和仿真分析，而是從工程設(shè)計(jì)要求出發(fā)，通過介紹大量的設(shè)計(jì)實(shí)例，圖文并茂地來說明高速數(shù)字電路設(shè)計(jì)中的一些技巧與方法,以及應(yīng)該注意的問題，具有很好的工程性和實(shí)用性。

本書共分10章。第1章電阻元件，介紹了電阻元件的基本特性，以及高速數(shù)字電路中的電阻器的阻抗頻率特性，單位長(zhǎng)度、互連線、方塊電阻的特性。

第2章電容元件，介紹了電容元件的基本特性，電容器的阻抗頻率特性和衰減頻率特性，電容器的ESR和ESL特性，片狀電容器的使用與PCB設(shè)計(jì)，低ESL電容器的結(jié)構(gòu)和阻抗頻率特性，片狀三端子電容器的頻率特性與PCB設(shè)計(jì)，X2Y?電容器特性與PCB設(shè)計(jì)，可藏于PCB基板內(nèi)的電容器，PCB的平行板、導(dǎo)線、過孔電容和互容，埋入式電容特性與應(yīng)用，以及IC的封裝電容。

第3章電感元件，介紹了電感元件的基本特性，電感器的阻抗頻率特性和Q值頻率特性，電感器的電感值DC(直流)電流特性，電感器的選擇，互感，局部電感，回路電感，PCB的導(dǎo)線、過孔電感和互感，IC封裝的電感，電感引起的"地彈"與控制，以及LC串聯(lián)/并聯(lián)電路的阻抗特性。

第4章鐵氧體元件，介紹了鐵氧體和鐵氧體磁珠的基本特性，信號(hào)線用、電源線用片式鐵氧體磁珠特性、選擇與應(yīng)用，EMC(電磁兼容)用鐵氧體類型和阻抗頻率特性。

第5章高速數(shù)字電路的PDN設(shè)計(jì)，介紹了PDN與SI、PI和EMI的關(guān)系，PDN的拓?fù)浣Y(jié)構(gòu)，VRM與高速數(shù)字系統(tǒng)的供電要求，去耦電容器，PCB電源/地平面的功能和設(shè)計(jì)的一般原則，多層電源/地平面的設(shè)計(jì)，電源/地平面的主要缺點(diǎn)和負(fù)作用，封裝電源/地平面和芯片電源分配網(wǎng)絡(luò)，目標(biāo)阻抗的定義，基于目標(biāo)阻抗的PDN設(shè)計(jì)，利用目標(biāo)阻抗計(jì)算去耦電容器的電容量，基于功率傳輸?shù)腜DN設(shè)計(jì)方法，以及利用電源驅(qū)動(dòng)的負(fù)載計(jì)算電容量方法。

第6章高速數(shù)字電路的去耦電路設(shè)計(jì)，介紹了高速數(shù)字電路去耦電路的結(jié)構(gòu)與特性，去耦電路的插入損耗測(cè)量，電容器、電感器和鐵氧體磁珠的插入損耗特性，影響電容器噪聲抑制效果的因素，LC濾波器(去耦電路)，使用去耦電容抑制電源電壓波動(dòng)的方法，使用去耦電容降低IC的電源阻抗方法，PDN中的去耦電容和去耦電容器的容量計(jì)算。

第7章FPGA的PDN設(shè)計(jì)，介紹了FPGA的PDN模型，F(xiàn)PGA PDN對(duì)去耦電容器的要求，PCB 電流通路電感，PCB 疊層和層序， VirtexTM-5 FPGA的PDN設(shè)計(jì)例，F(xiàn)PGA PDN設(shè)計(jì)和驗(yàn)證，以及仿真工具。

第8章高速數(shù)字電路的信號(hào)完整性，介紹了模擬信號(hào)與數(shù)字信號(hào)特性，信號(hào)的時(shí)域與頻域的相關(guān)概念，脈沖(數(shù)字)信號(hào)的參數(shù)，上升時(shí)間與帶寬(頻寬)的關(guān)系，電路的全波、離散、集總電性等效模型，傳輸線的定義，PCB傳輸線結(jié)構(gòu)與特性，反射的產(chǎn)生，傳輸線的反射，反彈圖，反射現(xiàn)象的改善方法，電容耦合產(chǎn)生的串?dāng)_(容性串?dāng)_)，電感耦合產(chǎn)生的串?dāng)_(感性串?dāng)_)，減小PCB上串?dāng)_的一些措施，SSN(同時(shí)開關(guān)噪聲)成因以及降低SSN的一些措施，抖動(dòng)和噪聲對(duì)信號(hào)的影響，產(chǎn)生抖動(dòng)和噪聲的根源，時(shí)鐘抖動(dòng)的基本特性時(shí)鐘的相位抖動(dòng)、周期抖動(dòng)和周期間抖動(dòng)，時(shí)鐘抖動(dòng)對(duì)同步系統(tǒng)和異步系統(tǒng)的影響，時(shí)鐘電路的PCB設(shè)計(jì)，眼圖的構(gòu)成、參數(shù)和特性以及應(yīng)用。

第9章高速數(shù)字電路的EMI抑制，介紹了抑制EMI噪聲(降噪)的基本原理，高速數(shù)字電路的差模輻射模型與控制，高速數(shù)字電路的共模輻射模型與控制，數(shù)字電路板中的IC電源線、PCB布局、電纜的輻射噪聲與控制，數(shù)字系統(tǒng)中的LCD面板、DC電源線、機(jī)箱、總線、GND、USB線、外部插卡、DC電源輸入端、接口電纜端口、LVDS電纜連接部分、時(shí)鐘線的輻射噪聲與控制，AC電源線上的差模噪聲與共模噪聲，AC電源線降噪處理用的共模扼流線圈和混合扼流線圈特性與應(yīng)用，開關(guān)電源的AC電源線降噪處理措施。

第10章高速信令標(biāo)準(zhǔn)，介紹了高速信令標(biāo)準(zhǔn)GTL系列標(biāo)準(zhǔn)、LVDS標(biāo)準(zhǔn)、HSTL標(biāo)準(zhǔn)、SSTL標(biāo)準(zhǔn)、ECL標(biāo)準(zhǔn)、CML標(biāo)準(zhǔn)的規(guī)范要求與特性，以及LVDS PCB布線的一般原則，不同高速信令標(biāo)準(zhǔn)之間的DC耦合，不同高速信令標(biāo)準(zhǔn)之間的AC耦合。