1、設(shè)計界面、快捷命令、實際操作
2、典型元件制作及、庫管理
3、元件制作強(qiáng)化練習(xí)(作業(yè))
4、實例原理圖設(shè)計與技巧
5、原理圖DRC檢查與錯誤更正
6、資料輸出(BOM、網(wǎng)絡(luò)表、頁面線路圖)
7、實例原理圖設(shè)計強(qiáng)化練習(xí)(作業(yè))
8、LAYOUT設(shè)計界面、快捷命令、基本操作
9、圖紙參數(shù)設(shè)置
10、典型PCB封裝設(shè)計、庫管理
11、封裝向?qū)?、PCB導(dǎo)形封裝的設(shè)計
12、PCB封裝設(shè)計強(qiáng)化訓(xùn)練(作業(yè))
13、AutoCAD簡單應(yīng)用、板框?qū)爰疤幚?/p>
14、導(dǎo)入網(wǎng)絡(luò)表注意事項,設(shè)計規(guī)則設(shè)置
15、布局布線設(shè)計原則與技巧(一)
16、工作更改,灌銅設(shè)計
17、實例2層板PCB布局布線強(qiáng)化訓(xùn)練(作業(yè)1)
18、設(shè)計驗證,標(biāo)注的應(yīng)用
19、資料輸出(Gerber文件、鋼網(wǎng)文件、CAM350查看)
20、PADS PCB設(shè)計疑難問題解答
21、4層板Layout練習(xí)(作業(yè)2)
22、4層板Layout練習(xí)(作業(yè)3)
第1章 概述
1.1 EDA的發(fā)展
1.2 PADS簡介
1.2.1 PADS的發(fā)展
1.2.2 PADS的功能及特點
1.3 PADS軟件的安裝
1.4 PADS設(shè)計流程
1.5 本章小節(jié)
第2章 初識PADS的原理圖設(shè)計工作平臺
2.1 PADS Logic用戶設(shè)計界面
2.1.1 標(biāo)題欄
2.1.2 菜單欄
2.1.3 工具欄
2.1.4 工作窗口
2.1.5 Modeless Commands和Shortcut Keys
2.1.6 工程瀏覽器
2.1.7 輸出窗口
2.1.8 狀態(tài)欄
2.2 參數(shù)設(shè)置
2.2.1 Global選項卡
2.2.2 Design選項卡
2.2.3 Text選項卡
2.2.4 Line Widths選項卡
2.3 本章小結(jié)
第3章 原理圖設(shè)計規(guī)則的設(shè)置
3.1 打開原理圖設(shè)計文件
3.1.1 打開原理圖設(shè)計文件的步驟
3.1.2 縮放操作
3.2 定義設(shè)計規(guī)則(Design Rules)
3.2.1 設(shè)置層的數(shù)目
3.2.2 設(shè)置層的排列(Layer Arrangement)和命名(Names)
3.2.3 設(shè)置層的Stackup
3.2.4 設(shè)置缺省的安全間距(Clearance)規(guī)則
3.2.5 設(shè)置缺省的布線規(guī)則(Routing Rules)
3.2.6 設(shè)置網(wǎng)絡(luò)安全間距規(guī)則(Net Clearance Rules)
3.2.7 設(shè)置條件規(guī)則(Conditional Rules)
3.2.8 保存設(shè)計備份
3.3 本章小結(jié)
第4章 元件的添加及操作
4.1 基本元件的放置
4.1.1 打開設(shè)計文件
4.1.2 添加元件(Part)
4.2 元件的刪除
4.3 元件位置的調(diào)整
4.3.1 移動操作
4.3.2 復(fù)制操作
4.4 編輯元件屬性
4.5 創(chuàng)建元件
4.5.1 創(chuàng)建管腳封裝
4.5.2 創(chuàng)建CAE封裝
4.5.3 繪制CAE Decal外形
4.5.4 建立新的元件類型
4.6 本章小結(jié)
第5章 繪制原理圖
5.1 創(chuàng)建新工程
5.2 導(dǎo)線的連接
5.2.1 添加新連線
5.2.2 移動
5.2.3 連線到電源和地
5.2.4 Floating 連線
5.2.5 高級連線功能
5.3 總線應(yīng)用
5.3.1 總線的連接
5.3.2 分割總線(Split Bus)
5.3.3 延伸總線
5.4 報告文件的產(chǎn)生
5.4.1 網(wǎng)絡(luò)表(Netlist)的產(chǎn)生
5.4.2 材料清單的生成
5.4.3 產(chǎn)生智能PDF文檔
5.5 本章小結(jié)
第6章 PADS Logic中的圖形繪制
第7章 初識PCB設(shè)計工作平臺-PADS Layout
第8章 PADS Layout的基本設(shè)置
第9章 PCB元件封裝的創(chuàng)建
第10章 用PADS Layout進(jìn)行元件的布局
第11章 用PADS Layout進(jìn)行元件的布線
第12章 用PADS Layout進(jìn)行敷銅
第13章 用PADS Layout進(jìn)行數(shù)據(jù)的完善與輸出
第14章 信號完整性分析
第15章 用Hyper Lynx進(jìn)行布線前仿真
第16章 用Hyper Lynx進(jìn)行布線后仿真
第17章 多層PCB板仿真實例
本書由淺入深地介紹了設(shè)計高速電路板的軟件平臺PADS 2007的使用方法和技巧,詳細(xì)介紹了原理圖設(shè)計、元件庫、PCB元件的布局、布線及高速PCB的設(shè)計仿真等內(nèi)容。在本書的后半部分,著重介紹了使用PADS軟件進(jìn)行完整信號分析和仿真的方法。通過本書的學(xué)習(xí),讀者可以掌握使用PADS設(shè)計高速PCB板的方法。
本書既適合于初學(xué)PCB設(shè)計工具的讀者,也適合于有一定電路板設(shè)計基礎(chǔ)的初次學(xué)習(xí)PADS的讀者,還可作為高等院校相關(guān)專業(yè)學(xué)生的參考教材。
本書配套光盤提供了書中實例的源文件以及部分實例操作的動畫演示文件,讀者可以參考使用。
你想說的是如何更好的處理各平面層么?看看這個文檔http://wenku.baidu.com/view/e28cc5bf1a37f111f1855be2.htmlPADS Layout四層板設(shè)置簡明教...
印制電路板(PCB)設(shè)計前的必要工作 1. 認(rèn)真校核原理圖:任何一塊印制電路板的設(shè)計,都離不開原理圖。原理圖的準(zhǔn)確性,是印制電路板正確與否的前提依據(jù)。所以,在印制電路板設(shè)計之前,必須對原理圖的...
PADS無論畫多少層板,總的設(shè)計步驟都應(yīng)該如下進(jìn)行: 1.設(shè)置層數(shù) 2.繪制板框 3.導(dǎo)入網(wǎng)表 4.設(shè)置規(guī)則,如安全間距等 5.設(shè)置過孔,通孔及盲埋孔 6.設(shè)置顏色面板 7.接下就可以布局布線了,在布...
作 者:趙光 編著
出 版 社:人民郵電出版社
出版時間:2009-2-
1字 數(shù):558000
版 次:1
頁 數(shù):356
印刷時間:2009-2-1
開 本:16開
印 次:1
紙 張:膠版紙
ISBN:9787115191953
包 裝:平裝
格式:pdf
大?。?span id="6s2y6uu" class="single-tag-height">254KB
頁數(shù): 2頁
評分: 4.6
柔性電路板設(shè)計準(zhǔn)則 ------深聯(lián)電路板 作者:深圳市深聯(lián)電路有限公司 建立柔性電路板的設(shè)計準(zhǔn)則 ; 1.導(dǎo)體斷面依據(jù)電流負(fù)荷或電阻需求 2.導(dǎo)體到導(dǎo)體間的間距 3.端點:最小孔圈、焊接襯墊,連接器接點與表面處理、鍍通孔( PTH) 4.與板邊緣的距離 5.測試點、記號、其他非功能性項目 確認(rèn)電性規(guī)格的實際需求非常重要, 特定線路需求還是應(yīng)該依據(jù)工程分析而不是靠歷史經(jīng)驗。 線路尺寸在柔性電路板設(shè)計中是基本元素會明顯影響柔性電路板成本, 因此在產(chǎn)出最終設(shè)計 前應(yīng)該要小心考慮,典型線路負(fù)載與電阻、溫度變化特性,如表 8-1 所示。 溫度升高程度會明顯受到絕緣層厚度、 電源線路數(shù)量、 特定構(gòu)裝設(shè)計、空氣流通性等的影響。 矩形柔性電路板線路與圖形線路相比, 可以在同樣截面積下承載更高電流, 因為它們有更大 表面積可以更有效散熱。 在銅線路低于 1.4Mil 厚度時,其可取得的電流容量資訊相當(dāng)有
格式:pdf
大?。?span id="akmkaic" class="single-tag-height">254KB
頁數(shù): 17頁
評分: 4.3
1 / 17 多層線路板設(shè)計 - 適合于初學(xué)者 1.多層 PCB 層疊結(jié)構(gòu) 在設(shè)計多層 PCB 電路板之前,設(shè)計者需要首先根據(jù)電路的規(guī)模、電路板的尺寸和電磁兼容( EMC)的要求 來確定所采用的電路板結(jié)構(gòu),也就是決定采用 4 層, 6 層,還是更多層數(shù)的電路板。確定層數(shù)之后,再確定內(nèi) 電層的放置位置以及如何在這些層上分布不同的信號。這就是多層 PCB 層疊結(jié)構(gòu)的選擇問題。層疊結(jié)構(gòu)是影響 PCB 板 EMC 性能的一個重要因素, 也是抑制電磁干擾的一個重要手段。 本節(jié)將介紹多層 PCB 板層疊結(jié)構(gòu)的相關(guān) 內(nèi)容。 1.1 層數(shù)的選擇和疊加原則 確定多層 PCB 板的層疊結(jié)構(gòu)需要考慮較多的因素。從布線方面來說,層數(shù)越多越利于布線,但是制板成本 和難度也會隨之增加。對于生產(chǎn)廠家來說,層疊結(jié)構(gòu)對稱與否是 PCB 板制造時需要關(guān)注的焦點,所以層數(shù)的選 擇需要考慮各方面的需求,以達(dá)到最佳的平衡。對于有經(jīng)
高速電路板設(shè)計與仿真基本信息
書名:高速電路板設(shè)計與仿真
作者:周潤景,景曉松
版本:1
出版:電子工業(yè)出版社
市場價:¥68.00
《Mentor高速電路板設(shè)計與仿真》適合對PCB設(shè)計有一定基礎(chǔ)的中高級讀者閱讀,也可作為PCB設(shè)計相關(guān)專業(yè)的教學(xué)用書。
書 名: PADS高速電路板設(shè)計與仿真
作 者:周潤景
出版社: 電子工業(yè)出版社
出版時間: 2011年6月1日
ISBN: 9787121136283
開本: 16開
定價: 59.00元